Search

Your search keyword '"Toulon, Gaëtan"' showing total 8 results
Start Over Author "Toulon, Gaëtan"
8 results on '"Toulon, Gaëtan"'

1. Développement technologique d'un HEMT normally- off avec une grille à barrière P-GaN

Author

Haloui, Chaymaa, Toulon, Gaëtan, Tasselli, Josiane, Cordier, Yvon, Frayssinet, Éric, Isoird, Karine, Morancho, Frédéric, GAVELLE, Mathieu, Équipe Intégration de Systèmes de Gestion de l'Énergie (LAAS-ISGE), Laboratoire d'analyse et d'architecture des systèmes (LAAS), Université Toulouse 1 Capitole (UT1), Université Fédérale Toulouse Midi-Pyrénées-Université Fédérale Toulouse Midi-Pyrénées-Institut National des Sciences Appliquées - Toulouse (INSA Toulouse), Institut National des Sciences Appliquées (INSA)-Institut National des Sciences Appliquées (INSA)-Université Toulouse - Jean Jaurès (UT2J)-Université Toulouse III - Paul Sabatier (UT3), Université Fédérale Toulouse Midi-Pyrénées-Centre National de la Recherche Scientifique (CNRS)-Institut National Polytechnique (Toulouse) (Toulouse INP), Université Fédérale Toulouse Midi-Pyrénées-Université Toulouse 1 Capitole (UT1), Université Fédérale Toulouse Midi-Pyrénées, Exagan, Centre de recherche sur l'hétéroepitaxie et ses applications (CRHEA), Université Nice Sophia Antipolis (... - 2019) (UNS), COMUE Université Côte d'Azur (2015 - 2019) (COMUE UCA)-COMUE Université Côte d'Azur (2015 - 2019) (COMUE UCA)-Centre National de la Recherche Scientifique (CNRS)-Université Côte d'Azur (UCA), CEA Tech en régions (CEA-TECH-Reg), Direction de Recherche Technologique (CEA) (DRT (CEA)), Commissariat à l'énergie atomique et aux énergies alternatives (CEA)-Commissariat à l'énergie atomique et aux énergies alternatives (CEA), Université Toulouse Capitole (UT Capitole), Université de Toulouse (UT)-Université de Toulouse (UT)-Institut National des Sciences Appliquées - Toulouse (INSA Toulouse), Institut National des Sciences Appliquées (INSA)-Université de Toulouse (UT)-Institut National des Sciences Appliquées (INSA)-Université Toulouse - Jean Jaurès (UT2J), Université de Toulouse (UT)-Université Toulouse III - Paul Sabatier (UT3), Université de Toulouse (UT)-Centre National de la Recherche Scientifique (CNRS)-Institut National Polytechnique (Toulouse) (Toulouse INP), Université de Toulouse (UT)-Université Toulouse Capitole (UT Capitole), Université de Toulouse (UT), Université Nice Sophia Antipolis (1965 - 2019) (UNS), COMUE Université Côte d'Azur (2015-2019) (COMUE UCA)-COMUE Université Côte d'Azur (2015-2019) (COMUE UCA)-Centre National de la Recherche Scientifique (CNRS)-Université Côte d'Azur (UCA), Isoird, Karine, Université Toulouse - Jean Jaurès (UT2J)-Université Toulouse 1 Capitole (UT1), Université Fédérale Toulouse Midi-Pyrénées-Université Fédérale Toulouse Midi-Pyrénées-Centre National de la Recherche Scientifique (CNRS)-Université Toulouse III - Paul Sabatier (UT3), Université Fédérale Toulouse Midi-Pyrénées-Institut National des Sciences Appliquées - Toulouse (INSA Toulouse), Institut National des Sciences Appliquées (INSA)-Institut National des Sciences Appliquées (INSA)-Institut National Polytechnique (Toulouse) (Toulouse INP), and Université Fédérale Toulouse Midi-Pyrénées-Université Toulouse - Jean Jaurès (UT2J)-Université Toulouse 1 Capitole (UT1)

Subjects
gravure d'AlGaN, AlGaN/GaN, RIE, [SPI.NANO] Engineering Sciences [physics]/Micro and nanotechnologies/Microelectronics, P-GaN, [SPI.NRJ]Engineering Sciences [physics]/Electric power, normally-off, [SPI.NANO]Engineering Sciences [physics]/Micro and nanotechnologies/Microelectronics, [SPI.TRON] Engineering Sciences [physics]/Electronics, HEMT, [SPI.NRJ] Engineering Sciences [physics]/Electric power, [SPI.TRON]Engineering Sciences [physics]/Electronics
Abstract

National audience; Les travaux portent sur la réalisation technologique d’un HEMT AlGaN/GaN normally-off avec une grille à barrière P-GaN. Des résultats de simulation ont montré que la tension de seuil de cette structure peut atteindre une valeur supérieure à 2 V et qu’elle est liée à la profondeur de gravure de la couche d’AlGaN. Nous avons développé une recette de gravure sèche avec une faible vitesse permettant un contrôle de gravure d’ordre nanométrique avec une rugosité de surface satisfaisante.

Published
2020

2. Variation de la résistance de contact métal/semi-conducteur dans une structure HEMT GaN sous illumination UV

Author

HACHEM, Dany, Trémouilles, David, Morancho, Frédéric, Toulon, Gaëtan, Équipe Intégration de Systèmes de Gestion de l'Énergie (LAAS-ISGE), Laboratoire d'analyse et d'architecture des systèmes (LAAS), Université Toulouse - Jean Jaurès (UT2J)-Université Toulouse 1 Capitole (UT1), Université Fédérale Toulouse Midi-Pyrénées-Université Fédérale Toulouse Midi-Pyrénées-Centre National de la Recherche Scientifique (CNRS)-Université Toulouse III - Paul Sabatier (UT3), Université Fédérale Toulouse Midi-Pyrénées-Institut National des Sciences Appliquées - Toulouse (INSA Toulouse), Institut National des Sciences Appliquées (INSA)-Institut National des Sciences Appliquées (INSA)-Institut National Polytechnique (Toulouse) (Toulouse INP), Université Fédérale Toulouse Midi-Pyrénées-Université Toulouse - Jean Jaurès (UT2J)-Université Toulouse 1 Capitole (UT1), Université Fédérale Toulouse Midi-Pyrénées, Université de Lorraine [UL], ANR-11-LABX-0014,GANEX,Réseau national sur GaN(2011), Université Toulouse Capitole (UT Capitole), Université de Toulouse (UT)-Université de Toulouse (UT)-Institut National des Sciences Appliquées - Toulouse (INSA Toulouse), Institut National des Sciences Appliquées (INSA)-Université de Toulouse (UT)-Institut National des Sciences Appliquées (INSA)-Université Toulouse - Jean Jaurès (UT2J), Université de Toulouse (UT)-Université Toulouse III - Paul Sabatier (UT3), Université de Toulouse (UT)-Centre National de la Recherche Scientifique (CNRS)-Institut National Polytechnique (Toulouse) (Toulouse INP), Université de Toulouse (UT)-Université Toulouse Capitole (UT Capitole), Université de Toulouse (UT), Université Toulouse 1 Capitole (UT1)-Institut National des Sciences Appliquées - Toulouse (INSA Toulouse), Institut National des Sciences Appliquées (INSA)-Institut National des Sciences Appliquées (INSA)-Université Toulouse - Jean Jaurès (UT2J)-Université Toulouse III - Paul Sabatier (UT3), Université Fédérale Toulouse Midi-Pyrénées-Université Fédérale Toulouse Midi-Pyrénées-Centre National de la Recherche Scientifique (CNRS)-Institut National Polytechnique (Toulouse) (Toulouse INP), Exagan, Université Fédérale Toulouse Midi-Pyrénées-Université Toulouse 1 Capitole (UT1)-Institut National des Sciences Appliquées - Toulouse (INSA Toulouse), and ANR-11-LABX-0014/11-LABX-0014,GANEX,Réseau national sur GaN(2011)

Subjects
contact métal/semi-conducteur, [SPI.NRJ]Engineering Sciences [physics]/Electric power, résistance à l’état passant, illumination UV, TLM, piégeage, résistance à l'état passant, HEMT, GaN, [SPI.TRON]Engineering Sciences [physics]/Electronics
Abstract

International audience; Malgré la potentialité des composants de puissance HEMT en nitrure de gallium dans le domaine de l'électronique de puissance, de nombreux problèmes de fiabilité limitent encore les performances électriques théoriquement atteignables et nécessitent donc un effort d'analyse et de compréhension. La caractérisation de la résistance à l'état passant de ces transistors est nécessaire pour comprendre la dynamique de certains phénomènes tels que le piégeage. La dégradation de cette résistance a été toujours attribuée au piégeage dans le canal 2DEG, sans tenir compte des contributions possibles des contacts source et drain (métal/semi-conducteur). Dans ce travail, des mesures de résistance, avec et sans illumination UV, sont effectuées sur deux options technologiques différentes pour mettre en évidence l'effet de l'illumination sur les résistances de contact de certains procédés technologiques.

Published
2018

3. Mesure de résistance dynamique de HEMT en GaN à l'échelle de la centaine de nanosecondes

Author

MARCAULT, Emmanuel, Trémouilles, David, Isoird, Karine, Toulon, Gaëtan, Morancho, Frédéric, GAVELLE, Mathieu, CEA Tech Occitanie (DOCC), CEA Tech en régions (CEA-TECH-Reg), Direction de Recherche Technologique (CEA) (DRT (CEA)), Commissariat à l'énergie atomique et aux énergies alternatives (CEA)-Commissariat à l'énergie atomique et aux énergies alternatives (CEA)-Direction de Recherche Technologique (CEA) (DRT (CEA)), Commissariat à l'énergie atomique et aux énergies alternatives (CEA)-Commissariat à l'énergie atomique et aux énergies alternatives (CEA), Équipe Intégration de Systèmes de Gestion de l'Énergie (LAAS-ISGE), Laboratoire d'analyse et d'architecture des systèmes (LAAS), Université Toulouse Capitole (UT Capitole), Université de Toulouse (UT)-Université de Toulouse (UT)-Institut National des Sciences Appliquées - Toulouse (INSA Toulouse), Institut National des Sciences Appliquées (INSA)-Université de Toulouse (UT)-Institut National des Sciences Appliquées (INSA)-Université Toulouse - Jean Jaurès (UT2J), Université de Toulouse (UT)-Université Toulouse III - Paul Sabatier (UT3), Université de Toulouse (UT)-Centre National de la Recherche Scientifique (CNRS)-Institut National Polytechnique (Toulouse) (Toulouse INP), Université de Toulouse (UT)-Université Toulouse Capitole (UT Capitole), Université de Toulouse (UT), CEA Tech Languedoc-Roussillon Midi-Pyrénées, Université Toulouse - Jean Jaurès (UT2J)-Université Toulouse 1 Capitole (UT1), Université Fédérale Toulouse Midi-Pyrénées-Université Fédérale Toulouse Midi-Pyrénées-Centre National de la Recherche Scientifique (CNRS)-Université Toulouse III - Paul Sabatier (UT3), Université Fédérale Toulouse Midi-Pyrénées-Institut National des Sciences Appliquées - Toulouse (INSA Toulouse), Institut National des Sciences Appliquées (INSA)-Institut National des Sciences Appliquées (INSA)-Institut National Polytechnique (Toulouse) (Toulouse INP), Université Fédérale Toulouse Midi-Pyrénées-Université Toulouse - Jean Jaurès (UT2J)-Université Toulouse 1 Capitole (UT1), and Université Fédérale Toulouse Midi-Pyrénées

Subjects
[SPI]Engineering Sciences [physics], Composants semi-conducteurs de puissance
Abstract

International audience; Les nouveaux composants HEMT en GaN de puissance offrent des performances très intéressantes (haute tension, courant élevés, faible résistance à l'état passant, commutation rapide). Toutefois, le matériau GaN contient encore quelques défauts qui constituent des pièges de porteurs, conduisant à des phénomènes dynamiques qui peuvent être difficiles à mesurer, en particulier aux temps courts. Afin de pouvoir étudier ces phénomènes, nous avons mis au point un banc expérimental permettant de mesurer l'évolution de la résistance à l'état passant du composant en fonction du temps, quelques dizaines de nanosecondes après sa mise en conduction pour des tensions bloquées jusqu'à 1200V. L'utilisation de ce nouvel outil est illustrée sur des composants commerciaux. Des hypothèses sont proposées pour expliquer le comportement observé.

Published
2016

4. Analysis and optimization of a novel high voltage striped STI-LDMOS transistor on SOI CMOS technology

Author

Toulon, Gaëtan, Cortes, Ignacio, Morancho, Frédéric, Bourennane , Abdelhakim, Isoird, Karine, Équipe Intégration de Systèmes de Gestion de l'Énergie (LAAS-ISGE), Laboratoire d'analyse et d'architecture des systèmes (LAAS), Université Toulouse - Jean Jaurès (UT2J)-Université Toulouse 1 Capitole (UT1), Université Fédérale Toulouse Midi-Pyrénées-Université Fédérale Toulouse Midi-Pyrénées-Centre National de la Recherche Scientifique (CNRS)-Université Toulouse III - Paul Sabatier (UT3), Université Fédérale Toulouse Midi-Pyrénées-Institut National des Sciences Appliquées - Toulouse (INSA Toulouse), Institut National des Sciences Appliquées (INSA)-Institut National des Sciences Appliquées (INSA)-Institut National Polytechnique (Toulouse) (Toulouse INP), Université Fédérale Toulouse Midi-Pyrénées-Université Toulouse - Jean Jaurès (UT2J)-Université Toulouse 1 Capitole (UT1), Université Fédérale Toulouse Midi-Pyrénées, Université Toulouse Capitole (UT Capitole), Université de Toulouse (UT)-Université de Toulouse (UT)-Institut National des Sciences Appliquées - Toulouse (INSA Toulouse), Institut National des Sciences Appliquées (INSA)-Université de Toulouse (UT)-Institut National des Sciences Appliquées (INSA)-Université Toulouse - Jean Jaurès (UT2J), Université de Toulouse (UT)-Université Toulouse III - Paul Sabatier (UT3), Université de Toulouse (UT)-Centre National de la Recherche Scientifique (CNRS)-Institut National Polytechnique (Toulouse) (Toulouse INP), Université de Toulouse (UT)-Université Toulouse Capitole (UT Capitole), and Université de Toulouse (UT)

Subjects
SOI, safe operating area, TCAD simulations, gate-to-drain capacitance, [SPI.NANO]Engineering Sciences [physics]/Micro and nanotechnologies/Microelectronics, Shallow Trench Isolation, LDMOS transistor
Abstract

International audience; This paper analyses the static and dynamic characteristics of a novel n-type lateral-double-diffused MOS (LDMOS) with a striped Shallow Trench Isolation (STI) structure - called Striped STI-LDMOS - for switching applications in the 100-150 voltage range by means of 3D TCAD numerical simulations. The proposed structure based on a 0.18μm SOI CMOS technology and defined with STI strips and gate field plate fingers located on top of the defined STI, exhibits much lower gate-to-drain (CGD) capacitances and gate charge (Qg) and a better electrical safe operating area (SOA) as compared with a conventional STILDMOS counterpart.

Published
2012

5. Impact of a backside Schottky contact on the thyristor characteristics at high temperature

Author

Toulon, Gaëtan, Bourennane , Abdelhakim, Isoird, Karine, Laboratoire d'analyse et d'architecture des systèmes (LAAS), Université Toulouse - Jean Jaurès (UT2J)-Université Toulouse 1 Capitole (UT1), Université Fédérale Toulouse Midi-Pyrénées-Université Fédérale Toulouse Midi-Pyrénées-Centre National de la Recherche Scientifique (CNRS)-Université Toulouse III - Paul Sabatier (UT3), Université Fédérale Toulouse Midi-Pyrénées-Institut National des Sciences Appliquées - Toulouse (INSA Toulouse), Institut National des Sciences Appliquées (INSA)-Institut National des Sciences Appliquées (INSA)-Institut National Polytechnique (Toulouse) (Toulouse INP), Université Fédérale Toulouse Midi-Pyrénées, Équipe Intégration de Systèmes de Gestion de l'Énergie (LAAS-ISGE), Université Fédérale Toulouse Midi-Pyrénées-Université Toulouse - Jean Jaurès (UT2J)-Université Toulouse 1 Capitole (UT1), SYRENA, Université Toulouse Capitole (UT Capitole), Université de Toulouse (UT)-Université de Toulouse (UT)-Institut National des Sciences Appliquées - Toulouse (INSA Toulouse), Institut National des Sciences Appliquées (INSA)-Université de Toulouse (UT)-Institut National des Sciences Appliquées (INSA)-Université Toulouse - Jean Jaurès (UT2J), Université de Toulouse (UT)-Université Toulouse III - Paul Sabatier (UT3), Université de Toulouse (UT)-Centre National de la Recherche Scientifique (CNRS)-Institut National Polytechnique (Toulouse) (Toulouse INP), Université de Toulouse (UT), and Université de Toulouse (UT)-Université Toulouse Capitole (UT Capitole)

Subjects
high temperature, High voltage thyristor, TCAD simulations, Schottky contacts, [SPI.NANO]Engineering Sciences [physics]/Micro and nanotechnologies/Microelectronics, Pulsed power
Abstract

International audience; In this paper, a thyristor structure presenting improved electrical characteristics at high temperature is analysed through 2D physical simulations. The replacement of the P emitter of a standard symmetrical thyristor by a judicious association of P diffusions and Schottky contacts at the anode side contributes to the reduction of the leakage current in the forward direction and hence improves the forward blocking voltage at high temperature. A fine-tune of the anode side configuration will improve the forward off-state behaviour with only a negligible on-state voltage drop degradation. Moreover, the comparison with the conventional anode short thyristor shows that the insertion of Schottky contacts leads to the same improvements that the anode short in terms of off-state characteristics, while keeping the reverse blocking capability.

Published
2012

6. Amélioration des performances du thyristor à l'état bloqué en haute température

Author

Toulon, Gaëtan, Isoird, Karine, Bourennane , Abdelhakim, Équipe Intégration de Systèmes de Gestion de l'Énergie (LAAS-ISGE), Laboratoire d'analyse et d'architecture des systèmes (LAAS), Université Toulouse - Jean Jaurès (UT2J)-Université Toulouse 1 Capitole (UT1), Université Fédérale Toulouse Midi-Pyrénées-Université Fédérale Toulouse Midi-Pyrénées-Centre National de la Recherche Scientifique (CNRS)-Université Toulouse III - Paul Sabatier (UT3), Université Fédérale Toulouse Midi-Pyrénées-Institut National des Sciences Appliquées - Toulouse (INSA Toulouse), Institut National des Sciences Appliquées (INSA)-Institut National des Sciences Appliquées (INSA)-Institut National Polytechnique (Toulouse) (Toulouse INP), Université Fédérale Toulouse Midi-Pyrénées-Université Toulouse - Jean Jaurès (UT2J)-Université Toulouse 1 Capitole (UT1), Université Fédérale Toulouse Midi-Pyrénées, SYRENA, Université Toulouse Capitole (UT Capitole), Université de Toulouse (UT)-Université de Toulouse (UT)-Institut National des Sciences Appliquées - Toulouse (INSA Toulouse), Institut National des Sciences Appliquées (INSA)-Université de Toulouse (UT)-Institut National des Sciences Appliquées (INSA)-Université Toulouse - Jean Jaurès (UT2J), Université de Toulouse (UT)-Université Toulouse III - Paul Sabatier (UT3), Université de Toulouse (UT)-Centre National de la Recherche Scientifique (CNRS)-Institut National Polytechnique (Toulouse) (Toulouse INP), Université de Toulouse (UT)-Université Toulouse Capitole (UT Capitole), and Université de Toulouse (UT)

Subjects
[SPI.NANO]Engineering Sciences [physics]/Micro and nanotechnologies/Microelectronics
Abstract

National audience; Nous présentons dans cet article une architecture thyristor silicium présentant de meilleures caractéristiques à l'état bloqué en haute température. L'amélioration de la tenue en tension, par rapport à un thyristor classique, est rendue possible par une utilisation judicieuse de contacts Schottky sur la face arrière d'un thyristor classique. La présence d'un tel contact permet de réduire l'injection de trous de l'émetteur P+ face arrière dans la base N-, et par conséquent de diminuer le courant de fuite à l'état bloqué et ainsi améliorer la tenue en tension directe à températures élevées. Nous étudions, à partir de simulation TCAD, l'effet de la technique sur une structure thyristor 5 kV symétrique en tension sur ses caractéristiques électriques que nous comparerons à celles d'une structure thyristor classiques et à courtscircuits d'anode.

Published
2012

7. Conception de transistors MOS haute tension en technologie CMOS 0,18 um sur substrat 'silicium sur isolant' (SOI pour les nouvelles gégérations de circuits intégrés de puissance

Author

Toulon, Gaëtan, Équipe Intégration de Systèmes de Gestion de l'Énergie (LAAS-ISGE), Laboratoire d'analyse et d'architecture des systèmes (LAAS), Université Toulouse - Jean Jaurès (UT2J)-Université Toulouse 1 Capitole (UT1), Université Fédérale Toulouse Midi-Pyrénées-Université Fédérale Toulouse Midi-Pyrénées-Centre National de la Recherche Scientifique (CNRS)-Université Toulouse III - Paul Sabatier (UT3), Université Fédérale Toulouse Midi-Pyrénées-Institut National des Sciences Appliquées - Toulouse (INSA Toulouse), Institut National des Sciences Appliquées (INSA)-Institut National des Sciences Appliquées (INSA)-Institut National Polytechnique (Toulouse) (Toulouse INP), Université Fédérale Toulouse Midi-Pyrénées-Université Toulouse - Jean Jaurès (UT2J)-Université Toulouse 1 Capitole (UT1), Université Fédérale Toulouse Midi-Pyrénées, Université Paul Sabatier - Toulouse III, F.MORANCHO, Université Toulouse Capitole (UT Capitole), Université de Toulouse (UT)-Université de Toulouse (UT)-Institut National des Sciences Appliquées - Toulouse (INSA Toulouse), Institut National des Sciences Appliquées (INSA)-Université de Toulouse (UT)-Institut National des Sciences Appliquées (INSA)-Université Toulouse - Jean Jaurès (UT2J), Université de Toulouse (UT)-Université Toulouse III - Paul Sabatier (UT3), Université de Toulouse (UT)-Centre National de la Recherche Scientifique (CNRS)-Institut National Polytechnique (Toulouse) (Toulouse INP), Université de Toulouse (UT)-Université Toulouse Capitole (UT Capitole), and Université de Toulouse (UT)

Subjects
SOI, Simulations numériques à éléments finis, Power integrated circuits, Transistors LDMOS, LDMOS transistors, SOI finite-element numerical simulations, [SPI.NANO]Engineering Sciences [physics]/Micro and nanotechnologies/Microelectronics, Circuits intégrés de puissance
Abstract

Power integrated circuits combine on a same ship digital logic functions from CMOS circuits associated with power switches such as DMOS transistors. The demand for more and more complex applications requires finer lithography in order to increase the CMOS components density. The evolution of CMOS technology requires developing new DMOS components compatible with the power integrated circuits. This thesis focuses on the conception of high voltage LDMOS transistors (120V) compatible with a 0.18 µm CMOS process based on a "silicon on insulator" substrate. Several N and P channel LDMOS transistor designs were studied and optimised in terms of "breakdown voltage / specific on-state resistance" trade-off from finite element TCAD simulations. The performances of the structures were compared in terms of figure of merit Ron×Qg, which is the product between the on-state resistance and the gate charge, and in terms of safe operating area. The best STI-DLMOS and SJ-LDMOS (N-type) and R-PLDMOS (P-type) transistors exhibit static and dynamic performances comparable and sometime superior to those of the state-of-the-art power transistors. Different experimental measurements carried out on LDMOSFETs manufactured by ATMEL and compared with simulations, allowed to validate the simulation results performed in this thesis.; Conception de transistors MOS haute tension en technologie CMOS 0,18 µm sur substrat "silicium sur isolant" (SOI) pour les nouvelles générations de circuits intégrés de puissance. Les circuits intégrés de puissance combinent dans une même puce des fonctions logiques digitales, obtenues par des circuits CMOS, associées à des interrupteurs de puissance de type transistors DMOS. La demande pour des applications de plus en plus complexes nécessite l'utilisation de lithographies plus fines pour augmenter la densité de composants CMOS. L'évolution des technologies CMOS oblige à développer des composants DMOS compatibles dans les circuits intégrés de puissance. Le travail de cette thèse se concentre sur la conception de transistors LDMOS haute tension (120 V) compatibles avec un procédé CMOS 0,18 µm sur substrat " silicium sur isolant " (SOI). Différentes architectures de transistors LDMOS à canal N et P ont été proposées et optimisées en termes de compromis " tenue en tension / résistance passante spécifique " à partir de simulations TCAD à éléments finis. Les performances de ces structures ont été comparées en termes de facteur de mérite Ron×Qg qui est le produit entre charge de grille et résistance passante spécifique, mais aussi en termes d'aire de sécurité. Les meilleurs transistors STI-LDMOS et SJ-LDMOS (à canal N) et R-PLDMOS (à canal P) affichent des performances statiques et dynamiques comparables voire parfois supérieures à celles des composants de puissance de la littérature. Différentes mesures effectuées sur les transistors LDMOS réalisés par ATMEL et comparées aux simulations ont permis de valider les simulations effectuées dans cette thèse.

Published
2010

8. Conception de transistors MOS haute tension en technologie CMOS 0,18 µm sur substrat 'silicium sur isolant' (SOI) pour les nouvelles générations de circuits intégrés de puissance

Author

Toulon, Gaëtan and Toulon, Gaëtan

Abstract

Les circuits intégrés de puissance combinent dans une même puce des fonctions logiques digitales, obtenues par des circuits CMOS, associées à des interrupteurs de puissance de type transistors DMOS. La demande pour des applications de plus en plus complexes nécessite l'utilisation de lithographies plus fines pour augmenter la densité de composants CMOS. L'évolution des technologies CMOS oblige à développer des composants DMOS compatibles dans les circuits intégrés de puissance. Le travail de cette thèse se concentre sur la conception de transistors LDMOS haute tension (120 V) compatibles avec un procédé CMOS 0,18 µm sur substrat « silicium sur isolant » (SOI). Différentes architectures de transistors LDMOS à canal N et P ont été proposées et optimisées en termes de compromis « tenue en tension / résistance passante spécifique » à partir de simulations TCAD à éléments finis. Les performances de ces structures ont été comparées en termes de facteur de mérite Ron×Qg qui est le produit entre charge de grille et résistance passante spécifique, mais aussi en termes d'aire de sécurité. Les meilleurs transistors STI-LDMOS et SJ-LDMOS (à canal N) et R-PLDMOS (à canal P) affichent des performances statiques et dynamiques comparables voire parfois supérieures à celles des composants de puissance de la littérature. Différentes mesures effectuées sur les transistors LDMOS réalisés par ATMEL et comparées aux simulations ont permis de valider les simulations effectuées dans cette thèse., Power integrated circuits combine on a same ship digital logic functions from CMOS circuits associated with power switches such as DMOS transistors. The demand for more and more complex applications requires finer lithography in order to increase the CMOS components density. The evolution of CMOS technology requires developing new DMOS components compatible with the power integrated circuits. This thesis focuses on the conception of high voltage LDMOS transistors (120V) compatible with a 0.18 µm CMOS process based on a “silicon on insulator” substrate. Several N and P channel LDMOS transistor designs were studied and optimised in terms of “breakdown voltage / specific on-state resistance” trade-off from finite element TCAD simulations. The performances of the structures were compared in terms of figure of merit Ron×Qg, which is the product between the on-state resistance and the gate charge, and in terms of safe operating area. The best STI-DLMOS and SJ-LDMOS (N-type) and R-PLDMOS (P-type) transistors exhibit static and dynamic performances comparable and sometime superior to those of the state-of-the-art power transistors. Different experimental measurements carried out on LDMOSFETs manufactured by ATMEL and compared with simulations, allowed to validate the simulation results performed in this thesis.

Published
2010

Catalog

Books, media, physical & digital resources
See catalog results