Author: "Lab-STICC_UBS_CACS_MOCS" / Database: OpenAIRE - Searchworks@Jio Institute Digital Library Search Results

Your search keyword '"Lab-STICC_UBS_CACS_MOCS"' showing total 993 results

Start Over Author "Lab-STICC_UBS_CACS_MOCS" Database OpenAIRE

993 results on '"Lab-STICC_UBS_CACS_MOCS"'

1. A Modified Decomposition Algorithm for Maximum Weight Bipartite Matching and Its Experimental Evaluation

Author: Shibsankar Das, Rahul Kadyan, D, S, Indian Institute of Technology Guwahati (IIT Guwahati), Lab-STICC_UBS_CACS_MOCS, Laboratoire des sciences et techniques de l'information, de la communication et de la connaissance (Lab-STICC), École Nationale d'Ingénieurs de Brest (ENIB)-Université de Bretagne Sud (UBS)-Université de Brest (UBO)-Télécom Bretagne-Institut Brestois du Numérique et des Mathématiques (IBNM), Université de Brest (UBO)-Université européenne de Bretagne - European University of Brittany (UEB)-École Nationale Supérieure de Techniques Avancées Bretagne (ENSTA Bretagne)-Institut Mines-Télécom [Paris] (IMT)-Centre National de la Recherche Scientifique (CNRS)-École Nationale d'Ingénieurs de Brest (ENIB)-Université de Bretagne Sud (UBS)-Université de Brest (UBO)-Télécom Bretagne-Institut Brestois du Numérique et des Mathématiques (IBNM), and Université de Brest (UBO)-Université européenne de Bretagne - European University of Brittany (UEB)-École Nationale Supérieure de Techniques Avancées Bretagne (ENSTA Bretagne)-Institut Mines-Télécom [Paris] (IMT)-Centre National de la Recherche Scientifique (CNRS)
Subjects: Factor-critical graph, General Computer Science, Matching (graph theory), [INFO.INFO-DS]Computer Science [cs]/Data Structures and Algorithms [cs.DS], Random instances of weighted bipartite graph, [INFO.INFO-DS] Computer Science [cs]/Data Structures and Algorithms [cs.DS], 0102 computer and information sciences, 02 engineering and technology, [INFO.INFO-DM]Computer Science [cs]/Discrete Mathematics [cs.DM], 01 natural sciences, Simplex graph, lcsh:QA75.5-76.95, Combinatorics, weighted bipartite matching, [MATH.MATH-CO]Mathematics [math]/Combinatorics [math.CO], 0202 electrical engineering, electronic engineering, information engineering, Blossom algorithm, Mathematics, Hopcroft–Karp algorithm, Discrete mathematics, Applied Mathematics, Graph algorithm, random instances of graphs, experimental evaluation, [MATH.MATH-CO] Mathematics [math]/Combinatorics [math.CO], [INFO.INFO-DM] Computer Science [cs]/Discrete Mathematics [cs.DM], Edge-transitive graph, 010201 computation theory & mathematics, Bipartite graph, 020201 artificial intelligence & image processing, Bound graph, combinatorial optimization, lcsh:Electronic computers. Computer science, graph decomposition, Algorithm, MathematicsofComputing_DISCRETEMATHEMATICS
Abstract: Let G be an undirected bipartite graph with positive integer weights on the edges. We refine the existing decomposition theorem originally proposed by Kao et al., for computing maximum weight bipartite matching. We apply it to design an efficient version of the decomposition algorithm to compute the weight of a maximum weight bipartite matching of G in O(\sqrt{|V|}W'/k(|V|,W'/N))-time by employing an algorithm designed by Feder and Motwani as a subroutine, where |V| and N denote the number of nodes and the maximum edge weight of G, respectively and k(x,y)=log(x) /log(x^2/y). The parameter W' is smaller than the total edge weight W, essentially when the largest edge weight differs by more than one from the second-largest edge weight in the current working graph in any decomposition step of the algorithm. In best the case, W'=O(|E|) where |E| is the number of edges of G and in the worst case, W'=W, that is, |E| \leq W' \leq W. In addition, we talk about a scaling property of the algorithm and research a better bound of the parameter W'. Experimental evaluations of randomly generated data show that the proposed improvement is significant in general.
Published: 2020

2. WHISPER: A Tool for Run-Time Detection of Side-Channel Attacks

Author: Maria Mushtaq, Jeremy Bricq, Muhammad Khurram Bhatti, Ayaz Akram, Vianney Lapotre, Guy Gogniat, Pascal Benoit, ADAptive Computing (ADAC), Laboratoire d'Informatique de Robotique et de Microélectronique de Montpellier (LIRMM), Centre National de la Recherche Scientifique (CNRS)-Université de Montpellier (UM)-Centre National de la Recherche Scientifique (CNRS)-Université de Montpellier (UM), Université libre de Bruxelles (ULB), Information Technology University [Lahore] (ITU), University of California [Davis] (UC Davis), University of California, Lab-STICC_UBS_CACS_MOCS, Laboratoire des sciences et techniques de l'information, de la communication et de la connaissance (Lab-STICC), École Nationale d'Ingénieurs de Brest (ENIB)-Université de Bretagne Sud (UBS)-Université de Brest (UBO)-École Nationale Supérieure de Techniques Avancées Bretagne (ENSTA Bretagne)-Institut Mines-Télécom [Paris] (IMT)-Centre National de la Recherche Scientifique (CNRS)-Université Bretagne Loire (UBL)-IMT Atlantique Bretagne-Pays de la Loire (IMT Atlantique), Institut Mines-Télécom [Paris] (IMT)-École Nationale d'Ingénieurs de Brest (ENIB)-Université de Bretagne Sud (UBS)-Université de Brest (UBO)-École Nationale Supérieure de Techniques Avancées Bretagne (ENSTA Bretagne)-Institut Mines-Télécom [Paris] (IMT)-Centre National de la Recherche Scientifique (CNRS)-Université Bretagne Loire (UBL)-IMT Atlantique Bretagne-Pays de la Loire (IMT Atlantique), and Institut Mines-Télécom [Paris] (IMT)
Subjects: General Computer Science, Cover (telecommunications), Computer science, detection, Vulnerability, Cryptography, security, 02 engineering and technology, privacy, Prime (order theory), [INFO.INFO-CR]Computer Science [cs]/Cryptography and Security [cs.CR], 0202 electrical engineering, electronic engineering, information engineering, False positive paradox, Overhead (computing), General Materials Science, Side channel attack, Side-channel attacks (SCAs), cryptography, business.industry, General Engineering, 020202 computer hardware & architecture, Shared resource, Variable (computer science), machine learning, Embedded system, [INFO.INFO-ES]Computer Science [cs]/Embedded Systems, 020201 artificial intelligence & image processing, lcsh:Electrical engineering. Electronics. Nuclear engineering, business, lcsh:TK1-9971
Abstract: High resolution and stealthy attacks and their variants such as Flush+Reload, Flush+Flush, Prime+Probe, Spectre and Meltdown have completely exposed the vulnerabilities in Intel's computing architecture over the past few years. Mitigation techniques against such attacks are not very effective for two reasons: 1) Most mitigation techniques protect against a specific vulnerability and do not take a system-wide approach, and 2) they either completely remove or greatly reduce the performance benefits of resource sharing. In this work, we argue in favor of detection-based protection, which would help apply mitigation only after successful detection of the attack at runtime. As such, detection would serve as the first line of defense against such attacks. However, for a detection based protection strategy to be effective, detection needs to be highly accurate, to incur minimum system overhead at runtime, should cover a large set of attacks and be capable of early stage detection, i.e., at the very least before the attack is completed. We propose a machine learning based side-channel attack (SCA) detection tool, called WHISPER that satisfies the above mentioned design constraints. WHISPER uses multiple machine learning models in an Ensemble fashion to detect SCAs at runtime using behavioral data of concurrent processes, that are collected through hardware performance counters (HPCs). Through extensive experiments with different variants of state-of-the-art attacks, we demonstrate that the proposed tool is capable of detecting a large set of known attacks that target both computational and storage parts in computing systems. We present experimental evaluation of WHISPER against Flush+Reload, Flush+Flush, Prime+Probe, Spectre and Meltdown attacks. The results are provided under variable system load conditions and stringent evaluation metrics comprising detection accuracy, speed, system-wide performance overhead and distribution of error (i.e., False Positives & False Negatives). Our experiments show that WHISPER can detect a large and diverse attack vector with more than 99% accuracy at a reasonably low performance overhead.
Published: 2020

3. Design and Multi-Abstraction-Level Evaluation of a NoC Router for Mixed-Criticality Real-Time Systems

Author: Martha Johanna Sepulveda Florez, Stéphane Rubini, Jean-Philippe Diguet, Mourad Dridi, Mounir Lallali, Frank Singhoff, Université de Bretagne Occidentale - UFR Sciences et Techniques (UBO UFR ST), Université de Brest (UBO), Lab-STICC_UBO_CACS_MOCS, Laboratoire des sciences et techniques de l'information, de la communication et de la connaissance (Lab-STICC), École Nationale d'Ingénieurs de Brest (ENIB)-Université de Bretagne Sud (UBS)-Université de Brest (UBO)-Télécom Bretagne-Institut Brestois du Numérique et des Mathématiques (IBNM), Université de Brest (UBO)-Université européenne de Bretagne - European University of Brittany (UEB)-École Nationale Supérieure de Techniques Avancées Bretagne (ENSTA Bretagne)-Institut Mines-Télécom [Paris] (IMT)-Centre National de la Recherche Scientifique (CNRS)-École Nationale d'Ingénieurs de Brest (ENIB)-Université de Bretagne Sud (UBS)-Université de Brest (UBO)-Télécom Bretagne-Institut Brestois du Numérique et des Mathématiques (IBNM), Université de Brest (UBO)-Université européenne de Bretagne - European University of Brittany (UEB)-École Nationale Supérieure de Techniques Avancées Bretagne (ENSTA Bretagne)-Institut Mines-Télécom [Paris] (IMT)-Centre National de la Recherche Scientifique (CNRS), Institut Mines-Télécom [Paris] (IMT)-IMT Atlantique Bretagne-Pays de la Loire (IMT Atlantique), Institut Mines-Télécom [Paris] (IMT)-École Nationale d'Ingénieurs de Brest (ENIB)-École Nationale Supérieure de Techniques Avancées Bretagne (ENSTA Bretagne)-Université de Bretagne Sud (UBS)-Université de Brest (UBO)-Centre National de la Recherche Scientifique (CNRS)-Université Bretagne Loire (UBL)-Institut Mines-Télécom [Paris] (IMT)-IMT Atlantique Bretagne-Pays de la Loire (IMT Atlantique), Institut Mines-Télécom [Paris] (IMT)-École Nationale d'Ingénieurs de Brest (ENIB)-École Nationale Supérieure de Techniques Avancées Bretagne (ENSTA Bretagne)-Université de Bretagne Sud (UBS)-Université de Brest (UBO)-Centre National de la Recherche Scientifique (CNRS)-Université Bretagne Loire (UBL)-Institut Brestois du Numérique et des Mathématiques (IBNM), Lab-STICC_UBS_CACS_MOCS, Institut Brestois du Numérique et des Mathématiques (IBNM), Université de Brest (UBO)-Université de Brest (UBO)-Laboratoire des sciences et techniques de l'information, de la communication et de la connaissance (Lab-STICC), École Nationale d'Ingénieurs de Brest (ENIB)-Université de Bretagne Sud (UBS)-Université de Brest (UBO)-École Nationale Supérieure de Techniques Avancées Bretagne (ENSTA Bretagne)-Institut Mines-Télécom [Paris] (IMT)-Centre National de la Recherche Scientifique (CNRS)-Université Bretagne Loire (UBL)-IMT Atlantique Bretagne-Pays de la Loire (IMT Atlantique), Institut Mines-Télécom [Paris] (IMT)-École Nationale d'Ingénieurs de Brest (ENIB)-Université de Bretagne Sud (UBS)-École Nationale Supérieure de Techniques Avancées Bretagne (ENSTA Bretagne)-Institut Mines-Télécom [Paris] (IMT)-Centre National de la Recherche Scientifique (CNRS)-Université Bretagne Loire (UBL)-IMT Atlantique Bretagne-Pays de la Loire (IMT Atlantique), Institut Mines-Télécom [Paris] (IMT), Technische Universität Munchen - Université Technique de Munich [Munich, Allemagne] (TUM), and Technical University of Munich (TUM)
Subjects: [INFO.INFO-AR]Computer Science [cs]/Hardware Architecture [cs.AR], Router, Computer science, Distributed computing, Arbiter, IF-Language, 02 engineering and technology, Store and Forward, Virtual Channel Router, [INFO.INFO-NI]Computer Science [cs]/Networking and Internet Architecture [cs.NI], Store and forward, Communication Time, 0202 electrical engineering, electronic engineering, information engineering, Overhead (computing), [INFO]Computer Science [cs], Mixed-Criticality System, Electrical and Electronic Engineering, ComputingMilieux_MISCELLANEOUS, Virtual channel, Mixed criticality, Bandwidth (signal processing), SHoC, NoC Router, 020202 computer hardware & architecture, Network on a chip, Network-On-Chip, Hardware and Architecture, Wormhole, [INFO.INFO-ES]Computer Science [cs]/Embedded Systems, 020201 artificial intelligence & image processing, Software
Abstract: A Mixed Criticality System (MCS) combines real-time software tasks with different criticality levels. In a MCS, the criticality level specifies the level of assurance against system failure. For high-critical flows of messages, it is imperative to meet deadlines; otherwise, the whole system might fail, leading to catastrophic results, like loss of life or serious damage to the environment. In contrast, low-critical flows may tolerate some delays. Furthermore, in MCS, flow performances such as the Worst Case Communication Time (WCCT) may vary depending on the criticality level of the applications. Then execution platforms must provide different operating modes for applications with different levels of criticality. To conclude, in Network-On-Chip (NoC), sharing resources between communication flows can lead to unpredictable latencies and subsequently turns the implementation of MCS in many-core architectures challenging. In this article, we propose and evaluate a new NoC router to support MCS based on an accurate WCCT analysis for high-critical flows. The proposed router, called Double Arbiter and Switching router (DAS), jointly uses Wormhole and Store And Forward communication techniques for low- and high-critical flows, respectively. It ensures that high-critical flows meet their deadlines while maximizing the bandwidth remaining for the low-critical flows. We also propose a new method for high-critical communication time analysis, applied to Store And Forward switching mode with virtual channels. For low-critical flows communication time analysis, we adapt an existing wormhole communication time analysis with share policy to our context. The second contribution of this article is a multi-abstraction-level evaluation of DAS. We evaluate the communication time of flows, the system mode change, the cost, and four properties of DAS. Simulations with a cycle-accurate SystemC NoC simulator show that, with a 15% network use rate, the communication delay of high-critical flows is reduced by 80% while communication delay of low-critical flow is increased by 18% compared to solutions based on routers with multiple virtual channels. For 10% of network interferences, using system mode change, DAS reduces the high-critical communication delays about 66%. We synthesize our router with a 28nm SOI technology and show that the size overhead is limited of 2.5% compared to the solution based on virtual channel router. Finally, we applied model checking verification techniques to automatically prove several DAS properties required by critical systems designers.
Published: 2019

4. Computation of 2D 8×8 DCT Based on the Loeffler Factorization Using Algebraic Integer Encoding

Author: Diego F. G. Coelho, Vassil S. Dimitrov, Renato J. Cintra, Sushmabhargavi Nimmalapalli, Arnaud Tisserand, Arjuna Madanayake, Lab-STICC_UBS_CACS_MOCS, Laboratoire des sciences et techniques de l'information, de la communication et de la connaissance ( Lab-STICC ), École Nationale d'Ingénieurs de Brest ( ENIB ) -Université de Bretagne Sud ( UBS ) -Université de Brest ( UBO ) -ENSTA Bretagne-Institut Mines-Télécom [Paris]-Centre National de la Recherche Scientifique ( CNRS ) -Université Bretagne Loire ( UBL ) -IMT Atlantique Bretagne-Pays de la Loire ( IMT Atlantique ) -École Nationale d'Ingénieurs de Brest ( ENIB ) -Université de Bretagne Sud ( UBS ) -Université de Brest ( UBO ) -ENSTA Bretagne-Institut Mines-Télécom [Paris]-Centre National de la Recherche Scientifique ( CNRS ) -Université Bretagne Loire ( UBL ) -IMT Atlantique Bretagne-Pays de la Loire ( IMT Atlantique ), Laboratoire des sciences et techniques de l'information, de la communication et de la connaissance (Lab-STICC), Institut Mines-Télécom [Paris] (IMT)-IMT Atlantique Bretagne-Pays de la Loire (IMT Atlantique), Institut Mines-Télécom [Paris] (IMT)-École Nationale d'Ingénieurs de Brest (ENIB)-École Nationale Supérieure de Techniques Avancées Bretagne (ENSTA Bretagne)-Université de Bretagne Sud (UBS)-Université de Brest (UBO)-Centre National de la Recherche Scientifique (CNRS)-Université Bretagne Loire (UBL)-Institut Mines-Télécom [Paris] (IMT)-IMT Atlantique Bretagne-Pays de la Loire (IMT Atlantique), and Institut Mines-Télécom [Paris] (IMT)-École Nationale d'Ingénieurs de Brest (ENIB)-École Nationale Supérieure de Techniques Avancées Bretagne (ENSTA Bretagne)-Université de Bretagne Sud (UBS)-Université de Brest (UBO)-Centre National de la Recherche Scientifique (CNRS)-Université Bretagne Loire (UBL)
Subjects: Algebraic integers, Computer science, Computation, Clock rate, Error-free computation, [ SPI.SIGNAL ] Engineering Sciences [physics]/Signal and Image processing, 02 engineering and technology, [ INFO.INFO-AO ] Computer Science [cs]/Computer Arithmetic, Theoretical Computer Science, Integer, Factorization, 0202 electrical engineering, electronic engineering, information engineering, Discrete cosine transform, [SPI.NANO]Engineering Sciences [physics]/Micro and nanotechnologies/Microelectronics, Algebraic integer, Algebraic number, Throughput (business), Block (data storage), Multidimension, [INFO.INFO-AO]Computer Science [cs]/Computer Arithmetic, DCT, Approximation algorithm, 020206 networking & telecommunications, Computational Theory and Mathematics, Hardware and Architecture, [ SPI.NANO ] Engineering Sciences [physics]/Micro and nanotechnologies/Microelectronics, 020201 artificial intelligence & image processing, [SPI.SIGNAL]Engineering Sciences [physics]/Signal and Image processing, Algorithm, Software
Abstract: This paper proposes a computational method for 2D 8×8 DCT based on algebraic integers. The proposed algorithm is based on the Loeffler 1D DCT algorithm, and it is shown to operate with exact computation—i.e., error-free arithmetic—up to the final reconstruction step (FRS). The proposed algebraic integer architecture maintains error-free computations until an entire block of DCT coefficients having size 8×8 is computed, unlike algorithms in the literature which claim to be error-free but in fact introduce arithmetic errors between the column- and row-wise 1D DCT stages in a 2D DCT operation. Fast algorithms are proposed for the final reconstruction step employing two approaches, namely, the expansion factor and dyadic approximation. A digital architecture is also proposed for a particular FRS algorithm, and is implemented on an FPGA platform for on-chip verification. The FPGA implementation operates at 360 MHz, and is capable of a real-time throughput of $3.6\cdot 10^8$ 2D DCTs of size 8×8 every second, with corresponding pixel rate of $2.3\cdot 10^{10}$ pixels per second. The digital architecture is synthesized using 180 nm CMOS standard cells and shows a chip area of 7.41 mm $^2$ . The CMOS design is predicted to operate at 893 MHz clock frequency, at a dynamic power consumption 13.22 mW/MHz $\cdot$ V $_{sup}^2$ .
Published: 2018

5. Networked Power-Gated MRAMs for Memory-Based Computing

Author: Johanna Sepulveda, Jean-Philippe Diguet, Takahiro Hanyu, Mostafa Rizk, Naoya Onizawa, Amer Baghdadi, Lab-STICC_UBS_CACS_MOCS, Laboratoire des sciences et techniques de l'information, de la communication et de la connaissance (Lab-STICC), École Nationale d'Ingénieurs de Brest (ENIB)-Université de Bretagne Sud (UBS)-Université de Brest (UBO)-Télécom Bretagne-Institut Brestois du Numérique et des Mathématiques (IBNM), Université de Brest (UBO)-Université européenne de Bretagne - European University of Brittany (UEB)-École Nationale Supérieure de Techniques Avancées Bretagne (ENSTA Bretagne)-Institut Mines-Télécom [Paris] (IMT)-Centre National de la Recherche Scientifique (CNRS)-École Nationale d'Ingénieurs de Brest (ENIB)-Université de Bretagne Sud (UBS)-Université de Brest (UBO)-Télécom Bretagne-Institut Brestois du Numérique et des Mathématiques (IBNM), Université de Brest (UBO)-Université européenne de Bretagne - European University of Brittany (UEB)-École Nationale Supérieure de Techniques Avancées Bretagne (ENSTA Bretagne)-Institut Mines-Télécom [Paris] (IMT)-Centre National de la Recherche Scientifique (CNRS), Tohoku University [Sendai], Département Electronique (ELEC), Université européenne de Bretagne - European University of Brittany (UEB)-Institut Mines-Télécom [Paris] (IMT)-Télécom Bretagne, Lab-STICC_IMTA_CACS_IAS, École Nationale d'Ingénieurs de Brest (ENIB)-Université de Bretagne Sud (UBS)-Université de Brest (UBO)-École Nationale Supérieure de Techniques Avancées Bretagne (ENSTA Bretagne)-Institut Mines-Télécom [Paris] (IMT)-Centre National de la Recherche Scientifique (CNRS)-Université Bretagne Loire (UBL)-IMT Atlantique Bretagne-Pays de la Loire (IMT Atlantique), Institut Mines-Télécom [Paris] (IMT)-École Nationale d'Ingénieurs de Brest (ENIB)-Université de Bretagne Sud (UBS)-Université de Brest (UBO)-École Nationale Supérieure de Techniques Avancées Bretagne (ENSTA Bretagne)-Institut Mines-Télécom [Paris] (IMT)-Centre National de la Recherche Scientifique (CNRS)-Université Bretagne Loire (UBL)-IMT Atlantique Bretagne-Pays de la Loire (IMT Atlantique), Institut Mines-Télécom [Paris] (IMT), Lebanese International University (LIU), Technische Universität Munchen - Université Technique de Munich [Munich, Allemagne] (TUM), Département Electronique (IMT Atlantique - ELEC), IMT Atlantique Bretagne-Pays de la Loire (IMT Atlantique), and Institut Mines-Télécom [Paris] (IMT)-Institut Mines-Télécom [Paris] (IMT)
Subjects: Sparse-neural networks, Computer science, Index Terms-MRAM, Power-gating, Context (language use), 02 engineering and technology, Network interface, 7. Clean energy, Database, [INFO.INFO-NI]Computer Science [cs]/Networking and Internet Architecture [cs.NI], [INFO.INFO-TS]Computer Science [cs]/Signal and Image Processing, SystemC, 0202 electrical engineering, electronic engineering, information engineering, Sparse- neural networks, System on a chip, Static random-access memory, [SPI.NANO]Engineering Sciences [physics]/Micro and nanotechnologies/Microelectronics, Electrical and Electronic Engineering, NOC, computer.programming_language, Magnetoresistive random-access memory, Random access memory, [INFO.INFO-AO]Computer Science [cs]/Computer Arithmetic, 020208 electrical & electronic engineering, MRAM, 021001 nanoscience & nanotechnology, [SPI.TRON]Engineering Sciences [physics]/Electronics, Non-volatile memory, Computer architecture, [INFO.INFO-IT]Computer Science [cs]/Information Theory [cs.IT], Hardware and Architecture, Scalability, [INFO.INFO-ES]Computer Science [cs]/Embedded Systems, [INFO.INFO-DC]Computer Science [cs]/Distributed, Parallel, and Cluster Computing [cs.DC], 0210 nano-technology, computer, Software
Abstract: International audience; Emerging non-volatile memory technologies open new perspectives for original computing architectures. In this paper, we propose a new type of flexible and energy-efficient ar- chitecture that relies on power-gated distributed Magnetoresistive Random-Access Memory (MRAM). The proposed architecture uses a Network-on-Chip (NoC) to interconnect MRAM-based clusters, processing elements, and managers. The NoC distributes application-specific commands to MRAM devices by means of packets. Configurable Network Interfaces (NI) allow to transform MRAM devices into smart units able to respond to incoming commands. In this context, three types of MRAM designs are proposed with different power-gating policies and granularities. A relevant database search engine case study is considered to illus- trate the benefits of this proposed architecture. It is implemented with a Sparse-Neural-Network (SNN) approach and simulated in SystemC with different scenarios including hundreds of database queries. Hardware designs and accurate power estimations have been conducted. The obtained results demonstrate important power reduction with database hit rates of about 94%. Targeting 65nm technology, energy savings reach 87% when compared with an SRAM-based implementation. Moreover, a new asymmetric read/write MRAM type provides from 39% to 50% energy reduction with respect to the other fixed-granularity models. This results in a low-power, highly scalable and configurable implementation of memory-based computing.
Published: 2018

6. A Hybrid Adaptive Strategy for Task Allocation and Scheduling for Multi-applications on NoC-based Multicore Systems with Resource Sharing

Author: Jean-Philippe Diguet, Navonil Chatterjee, Suraj Paul, Prasun Ghosal, Indian Institute of Engineering Science and Technology Shibpur (IIEST Shibpur), Lab-STICC_UBS_CACS_MOCS, Laboratoire des sciences et techniques de l'information, de la communication et de la connaissance (Lab-STICC), École Nationale d'Ingénieurs de Brest (ENIB)-Université de Bretagne Sud (UBS)-Université de Brest (UBO)-Télécom Bretagne-Institut Brestois du Numérique et des Mathématiques (IBNM), Université de Brest (UBO)-Université européenne de Bretagne - European University of Brittany (UEB)-École Nationale Supérieure de Techniques Avancées Bretagne (ENSTA Bretagne)-Institut Mines-Télécom [Paris] (IMT)-Centre National de la Recherche Scientifique (CNRS)-École Nationale d'Ingénieurs de Brest (ENIB)-Université de Bretagne Sud (UBS)-Université de Brest (UBO)-Télécom Bretagne-Institut Brestois du Numérique et des Mathématiques (IBNM), Université de Brest (UBO)-Université européenne de Bretagne - European University of Brittany (UEB)-École Nationale Supérieure de Techniques Avancées Bretagne (ENSTA Bretagne)-Institut Mines-Télécom [Paris] (IMT)-Centre National de la Recherche Scientifique (CNRS), IRL_CROSSING_CNRS, and Centre National de la Recherche Scientifique (CNRS)
Subjects: [INFO.INFO-AR]Computer Science [cs]/Hardware Architecture [cs.AR], Multi-core processor, Computer science, Scheduling, Distributed computing, 020206 networking & telecommunications, Workload, 02 engineering and technology, Dynamic priority scheduling, 020202 computer hardware & architecture, Scheduling (computing), Shared resource, Task (computing), Multicore, 0202 electrical engineering, electronic engineering, information engineering, Overhead (computing), Human multitasking, Dynamic task allocation
Abstract: International audience; Allocation and scheduling of applications affect the timing response and system performance, particularly for Network-on-Chip (NoC) based multicore systems executing realtime applications. These systems with multitasking processors provide improved opportunity for parallel application execution. In dynamic scenarios, runtime task allocation improves the system resource utilization and adapts to varying application workload. In this work, we present an efficient hybrid strategy for unified allocation and scheduling of tasks at runtime. By considering multitasking capability of processors, communication cost and task timing characteristics, potential allocation solutions are obtained at design-time. These are adapted for dynamic mapping and scheduling of computation and communication workloads of real-time applications. Simulation results show that the proposed approach achieves 34.2% and 26% average reduction in network latency and communication cost of the allocated applications. Also, the deadline satisfaction of the tasks improves on average by 42.1% while reducing the allocation-time overhead by 32% when compared with existing techniques.
Published: 2021

7. Back-to-Back Butterfly Network: an Adaptive Permutation Network for New Communication Standards

Author: Hassan Harb, Cyrille Chavet, Equipe Hardware ARchitectures and CAD tools (Lab-STICC_ARCAD), Laboratoire des sciences et techniques de l'information, de la communication et de la connaissance (Lab-STICC), École Nationale d'Ingénieurs de Brest (ENIB)-Université de Bretagne Sud (UBS)-Université de Brest (UBO)-École Nationale Supérieure de Techniques Avancées Bretagne (ENSTA Bretagne)-Institut Mines-Télécom [Paris] (IMT)-Centre National de la Recherche Scientifique (CNRS)-Université Bretagne Loire (UBL)-IMT Atlantique Bretagne-Pays de la Loire (IMT Atlantique), Institut Mines-Télécom [Paris] (IMT)-École Nationale d'Ingénieurs de Brest (ENIB)-Université de Bretagne Sud (UBS)-Université de Brest (UBO)-École Nationale Supérieure de Techniques Avancées Bretagne (ENSTA Bretagne)-Institut Mines-Télécom [Paris] (IMT)-Centre National de la Recherche Scientifique (CNRS)-Université Bretagne Loire (UBL)-IMT Atlantique Bretagne-Pays de la Loire (IMT Atlantique), Institut Mines-Télécom [Paris] (IMT), Lab-STICC_UBS_CACS_MOCS, École Nationale d'Ingénieurs de Brest (ENIB)-Université de Bretagne Sud (UBS)-Université de Brest (UBO)-Télécom Bretagne-Institut Brestois du Numérique et des Mathématiques (IBNM), Université de Brest (UBO)-Université européenne de Bretagne - European University of Brittany (UEB)-École Nationale Supérieure de Techniques Avancées Bretagne (ENSTA Bretagne)-Institut Mines-Télécom [Paris] (IMT)-Centre National de la Recherche Scientifique (CNRS)-École Nationale d'Ingénieurs de Brest (ENIB)-Université de Bretagne Sud (UBS)-Université de Brest (UBO)-Télécom Bretagne-Institut Brestois du Numérique et des Mathématiques (IBNM), Université de Brest (UBO)-Université européenne de Bretagne - European University of Brittany (UEB)-École Nationale Supérieure de Techniques Avancées Bretagne (ENSTA Bretagne)-Institut Mines-Télécom [Paris] (IMT)-Centre National de la Recherche Scientifique (CNRS), FEDER / Région Bretagne, FlexDEC-5G, Institut Mines-Télécom [Paris] (IMT)-IMT Atlantique Bretagne-Pays de la Loire (IMT Atlantique), Institut Mines-Télécom [Paris] (IMT)-École Nationale d'Ingénieurs de Brest (ENIB)-École Nationale Supérieure de Techniques Avancées Bretagne (ENSTA Bretagne)-Université de Bretagne Sud (UBS)-Université de Brest (UBO)-Centre National de la Recherche Scientifique (CNRS)-Université Bretagne Loire (UBL)-Institut Mines-Télécom [Paris] (IMT)-IMT Atlantique Bretagne-Pays de la Loire (IMT Atlantique), and Institut Mines-Télécom [Paris] (IMT)-École Nationale d'Ingénieurs de Brest (ENIB)-École Nationale Supérieure de Techniques Avancées Bretagne (ENSTA Bretagne)-Université de Bretagne Sud (UBS)-Université de Brest (UBO)-Centre National de la Recherche Scientifique (CNRS)-Université Bretagne Loire (UBL)
Subjects: QC-LDPC, [INFO.INFO-AR]Computer Science [cs]/Hardware Architecture [cs.AR], Theoretical computer science, Permutation (music), Selection (relational algebra), Computer science, Back-to-Back Butterfly Network, Permutation, [INFO.INFO-DS]Computer Science [cs]/Data Structures and Algorithms [cs.DS], Concatenation, Butterfly Network, 02 engineering and technology, Multiplexer, Theoretical Computer Science, Set (abstract data type), [INFO.INFO-TS]Computer Science [cs]/Signal and Image Processing, 0202 electrical engineering, electronic engineering, information engineering, Index Terms-Butterfly Network, Process (computing), 020206 networking & telecommunications, [INFO.INFO-IA]Computer Science [cs]/Computer Aided Engineering, 020202 computer hardware & architecture, Constraint (information theory), Task (computing), Hardware and Architecture, Control and Systems Engineering, Modeling and Simulation, Signal Processing, Pattern recognition (psychology), Path (graph theory), [INFO.INFO-ES]Computer Science [cs]/Embedded Systems, 020201 artificial intelligence & image processing, 5G, Information Systems
Abstract: International audience; In this paper, we introduce an adaptive Back-to-Back Butterfly Network (B 2 BN) dedicated to next communication standards. It can perform any kind of permutation, and its architecture is based on a concatenation of basic networks. However for a set of permutations, the selection of non-conflicting paths is still a complex task. Hence, in our paper we rely on the properties of the proposed architecture, to introduce a formal model that efficiently solve such conflicts. From the collection of all possible paths in the targeted B 2 BN , the proposed method select the conflict-free paths to transfer data from the input to their permuted output (w.r.t., a ad hoc constraints model). Once the appropriate paths are selected, the control signals for B 2 BN are generated. This model has been experimented with 5G communication, showing how to process several frames in parallel with different permutation constraints.
Published: 2021

8. Adaptive Task Allocation and Scheduling on NoC based Multicore Platforms with Multitasking Processors

Author: Prasun Ghosal, Jean-Philippe Diguet, Navonil Chatterjee, Suraj Paul, Indian Institute of Engineering Science and Technology Shibpur (IIEST Shibpur), Lab-STICC_UBS_CACS_MOCS, Laboratoire des sciences et techniques de l'information, de la communication et de la connaissance (Lab-STICC), École Nationale d'Ingénieurs de Brest (ENIB)-Université de Bretagne Sud (UBS)-Université de Brest (UBO)-Télécom Bretagne-Institut Brestois du Numérique et des Mathématiques (IBNM), Université de Brest (UBO)-Université européenne de Bretagne - European University of Brittany (UEB)-École Nationale Supérieure de Techniques Avancées Bretagne (ENSTA Bretagne)-Institut Mines-Télécom [Paris] (IMT)-Centre National de la Recherche Scientifique (CNRS)-École Nationale d'Ingénieurs de Brest (ENIB)-Université de Bretagne Sud (UBS)-Université de Brest (UBO)-Télécom Bretagne-Institut Brestois du Numérique et des Mathématiques (IBNM), Université de Brest (UBO)-Université européenne de Bretagne - European University of Brittany (UEB)-École Nationale Supérieure de Techniques Avancées Bretagne (ENSTA Bretagne)-Institut Mines-Télécom [Paris] (IMT)-Centre National de la Recherche Scientifique (CNRS), IRL_CROSSING_CNRS, and Centre National de la Recherche Scientifique (CNRS)
Subjects: [INFO.INFO-AR]Computer Science [cs]/Hardware Architecture [cs.AR], Communication energy, Exploit, Computer science, 02 engineering and technology, Scheduling (computing), Deadline, 0202 electrical engineering, electronic engineering, information engineering, Human multitasking, Multiprocessors, Self-Adaptative, Dynamism, Network-on-Chip, 020203 distributed computing, Multi-core processor, business.industry, Workload, Energy consumption, 020202 computer hardware & architecture, Task scheduling, Network on a chip, Task mapping, Network On Chip, Hardware and Architecture, Multicore systems, Embedded system, business, Dynamic resource allocation, Software
Abstract: International audience; The application workloads in the modern multicore platform are becoming increasingly dynamic. It becomes challenging when multiple applications need to be executed in parallel in such systems. Mapping and scheduling of these applications are critical for system performance, and energy consumption, especially in Network-on- Chip (NoC) based multicore systems. These systems with multitasking processors offer a better opportunity for parallel application execution. Mapping solutions generated at design-time may be inappropriate for dynamic workloads. To improve the utilization of the underlying multicore platform and cope with the dynamism of application workload, often, task allocation is carried out dynamically. This paper presents a hybrid task allocation and scheduling strategy which exploits the design-time results at run-time. By considering the multitasking capability of the processors, communication energy and timing characteristics of the tasks, different allocation options are obtained at design-time. During run-time, based on the availability of the platform resources and application requirements, the design-time allocations are adapted for mapping and scheduling of tasks which result in improved run-time performance. Experimental results demonstrate that the proposed approach achieves, on an average 11.5%, 22.3%, 28.6% and 34.6% reduction in communication energy consumption as compared to CAM [18], DEAMS [4], TSMM [35] and CPNN [30], respectively for NoC based multicore platforms with multitasking processors. Also, the deadline satisfaction of the tasks of allocated applications improves on an average by 32.8% when compared with the state-of-the-art dynamic resource allocation approaches.
Published: 2021

9. Multi-Context TCAM-Based Selective Computing: Design Space Exploration for a Low-Power NN

Author: Jean-Philippe Diguet, Takahiro Hanyu, Ren Arakawa, Naoya Onizawa, Tohoku University [Sendai], Lab-STICC_UBS_CACS_MOCS, Laboratoire des sciences et techniques de l'information, de la communication et de la connaissance (Lab-STICC), École Nationale d'Ingénieurs de Brest (ENIB)-Université de Bretagne Sud (UBS)-Université de Brest (UBO)-Télécom Bretagne-Institut Brestois du Numérique et des Mathématiques (IBNM), Université de Brest (UBO)-Université européenne de Bretagne - European University of Brittany (UEB)-École Nationale Supérieure de Techniques Avancées Bretagne (ENSTA Bretagne)-Institut Mines-Télécom [Paris] (IMT)-Centre National de la Recherche Scientifique (CNRS)-École Nationale d'Ingénieurs de Brest (ENIB)-Université de Bretagne Sud (UBS)-Université de Brest (UBO)-Télécom Bretagne-Institut Brestois du Numérique et des Mathématiques (IBNM), Université de Brest (UBO)-Université européenne de Bretagne - European University of Brittany (UEB)-École Nationale Supérieure de Techniques Avancées Bretagne (ENSTA Bretagne)-Institut Mines-Télécom [Paris] (IMT)-Centre National de la Recherche Scientifique (CNRS), IRL_CROSSING_CNRS, and Centre National de la Recherche Scientifique (CNRS)
Subjects: Very-large-scale integration, [INFO.INFO-AR]Computer Science [cs]/Hardware Architecture [cs.AR], Artificial neural network, Computer science, Design space exploration, 020208 electrical & electronic engineering, Context (language use), 02 engineering and technology, Content-addressable memory, Computational science, CMOS, Lookup table, 0202 electrical engineering, electronic engineering, information engineering, Multiplication, Electrical and Electronic Engineering, ComputingMilieux_MISCELLANEOUS
Abstract: In this paper, we propose a low-power memory-based computing architecture, called selective computing architecture (SCA). It consists of multipliers and an LUT (Look-Up Table)-based component, that is multi-context ternary content-addressable memory (MC-TCAM). Either of them is selected by input-data conditions in neural-networks (NNs). Compared with quantized NNs, a higher accurate multiplication can be performed with low-power consumption in the proposed architecture. If input data stored in the MC-TCAM appears, the corresponding multiplication results for multiple weights are obtained. The MC-TCAM stores only shorter length of input data, resulting in achieving a low-power computing. The performance of the SCA is determined by three physical parameters concerning the configuration of MC-TCAM. The power dissipation of the target NN can be minimized by exploring these parameters in the design space. The hardware based on the proposed architecture is evaluated using TSMC 65 nm CMOS technology and MTJ model. In the case of speech command recognition, the power consumption at the multiplication of the first convolutional layer in a convolutional NN is reduced by 67% compared to the solution relying only on multipliers.
Published: 2021

10. Industrie et pandémie, quelles mutations ?

Author: Julien, Nathalie, Martin, Eric, Lab-STICC_UBS_CACS_MOCS, Laboratoire des sciences et techniques de l'information, de la communication et de la connaissance (Lab-STICC), École Nationale d'Ingénieurs de Brest (ENIB)-Université de Bretagne Sud (UBS)-Université de Brest (UBO)-École Nationale Supérieure de Techniques Avancées Bretagne (ENSTA Bretagne)-Institut Mines-Télécom [Paris] (IMT)-Centre National de la Recherche Scientifique (CNRS)-Université Bretagne Loire (UBL)-IMT Atlantique Bretagne-Pays de la Loire (IMT Atlantique), Institut Mines-Télécom [Paris] (IMT)-École Nationale d'Ingénieurs de Brest (ENIB)-Université de Bretagne Sud (UBS)-Université de Brest (UBO)-École Nationale Supérieure de Techniques Avancées Bretagne (ENSTA Bretagne)-Institut Mines-Télécom [Paris] (IMT)-Centre National de la Recherche Scientifique (CNRS)-Université Bretagne Loire (UBL)-IMT Atlantique Bretagne-Pays de la Loire (IMT Atlantique), and Institut Mines-Télécom [Paris] (IMT)
Subjects: [SPI]Engineering Sciences [physics], ComputingMilieux_MISCELLANEOUS
Abstract: International audience
Published: 2020

11. Subutai: Speeding Up Legacy Parallel Applications Through Data Synchronization

Author: Kevin Martin, Gustavo Sanchez, Jean-Phillipe Diguet, Johanna Sepulveda, Cesar Marcon, Ramon Fernandes, Rodrigo Cataldo, Jarbas Silveira, Lab-STICC_UBS_CACS_MOCS, Laboratoire des sciences et techniques de l'information, de la communication et de la connaissance (Lab-STICC), École Nationale d'Ingénieurs de Brest (ENIB)-Université de Bretagne Sud (UBS)-Université de Brest (UBO)-École Nationale Supérieure de Techniques Avancées Bretagne (ENSTA Bretagne)-Institut Mines-Télécom [Paris] (IMT)-Centre National de la Recherche Scientifique (CNRS)-Université Bretagne Loire (UBL)-IMT Atlantique Bretagne-Pays de la Loire (IMT Atlantique), Institut Mines-Télécom [Paris] (IMT)-École Nationale d'Ingénieurs de Brest (ENIB)-Université de Bretagne Sud (UBS)-Université de Brest (UBO)-École Nationale Supérieure de Techniques Avancées Bretagne (ENSTA Bretagne)-Institut Mines-Télécom [Paris] (IMT)-Centre National de la Recherche Scientifique (CNRS)-Université Bretagne Loire (UBL)-IMT Atlantique Bretagne-Pays de la Loire (IMT Atlantique), Institut Mines-Télécom [Paris] (IMT), Pontifícia Universidade Católica do Rio Grande do Sul [Porto Alegre] (PUCRS), Universidade Federal do Ceará = Federal University of Ceará (UFC), and Technische Universität Munchen - Université Technique de Munich [Munich, Allemagne] (TUM)
Subjects: [INFO.INFO-AR]Computer Science [cs]/Hardware Architecture [cs.AR], Speedup, Source code, Computer science, Distributed computing, media_common.quotation_subject, 02 engineering and technology, 01 natural sciences, Synchronization, Software, Data integrity, 0103 physical sciences, Synchronization (computer science), 0202 electrical engineering, electronic engineering, information engineering, Data synchronization, Legacy code, ComputingMilieux_MISCELLANEOUS, media_common, 010302 applied physics, POSIX Threads, business.industry, 020202 computer hardware & architecture, Computational Theory and Mathematics, Hardware and Architecture, Signal Processing, business
Abstract: The decrease of the performance gain dictated by Moore's Law boosted the development of manycore architectures to replace single-core architectures. These new architectures must employ parallel applications and distribute its workload over a multitude of cores to reach the desired performance. Parallel applications are harder to develop than sequential ones since the developer must guarantee data integrity using synchronization primitives. While multiple novel solutions have been proposed to speed up parallel applications through handling one type of data synchronization primitive, exceptionally few works support multiple types of synchronization primitives and legacy code. This article proposes Subutai, a hardware/software co-design solution for accelerating multiple synchronization primitives without modifying the application source code. By providing a new user library, while retaining an existing synchronization API, legacy and novel applications can benefit from our solution. Our experimental evaluation, which provides a POSIX Threads implementation, demonstrates Subutai speeds up to 2.71× and 4.61× the execution of single- and multiple-application executions, respectively.
Published: 2020

12. Comparison of Market-based and DQN methods for Multi-Robot processing Task Allocation (MRpTA)

Author: Jean-Philippe Diguet, Johann Laurent, Paul Gautier, Lab-STICC_UBS_CACS_MOCS, Laboratoire des sciences et techniques de l'information, de la communication et de la connaissance (Lab-STICC), École Nationale d'Ingénieurs de Brest (ENIB)-Université de Bretagne Sud (UBS)-Université de Brest (UBO)-Télécom Bretagne-Institut Brestois du Numérique et des Mathématiques (IBNM), Université de Brest (UBO)-Université européenne de Bretagne - European University of Brittany (UEB)-École Nationale Supérieure de Techniques Avancées Bretagne (ENSTA Bretagne)-Institut Mines-Télécom [Paris] (IMT)-Centre National de la Recherche Scientifique (CNRS)-École Nationale d'Ingénieurs de Brest (ENIB)-Université de Bretagne Sud (UBS)-Université de Brest (UBO)-Télécom Bretagne-Institut Brestois du Numérique et des Mathématiques (IBNM), and Université de Brest (UBO)-Université européenne de Bretagne - European University of Brittany (UEB)-École Nationale Supérieure de Techniques Avancées Bretagne (ENSTA Bretagne)-Institut Mines-Télécom [Paris] (IMT)-Centre National de la Recherche Scientifique (CNRS)
Subjects: Market based, 0209 industrial biotechnology, reinforcement learning, Computer science, business.industry, 02 engineering and technology, Dynamic priority scheduling, distributed system, Task (project management), 020901 industrial engineering & automation, Index Terms-Multi-robot tasks allocation, 0202 electrical engineering, electronic engineering, information engineering, Task analysis, Reinforcement learning, Robot, 020201 artificial intelligence & image processing, Resource management, Artificial intelligence, deep Q-learning, [INFO.INFO-DC]Computer Science [cs]/Distributed, Parallel, and Cluster Computing [cs.DC], business, Overall efficiency
Abstract: International audience; Multi-robot task allocation (MRTA) problems require that robots take complex choices based on their understanding of a dynamic and uncertain environment. As a distributed computing system, the Multi-Robot System (MRS) must handle and distribute processing tasks (MRpTA). Each robot must contribute to the overall efficiency of the system based solely on a limited knowledge of its environment. Market-based methods are a natural candidate to deal processing tasks over a MRS but recent and numerous developments in reinforcement learning and especially Deep Q-Networks (DQN) provide new opportunities to solve the problem. In this paper we propose a new DQN-based method so that robots can learn directly from experience, and compare it with Market-based approaches as well with centralized and purely local solutions. Our study shows the relevancy of learning-based methods and also highlight research challenges to solve the processing load-balancing problem in MRS.
Published: 2020

13. Memristor Overwrite Logic (MOL) for In-Memory DNN

Author: Alhaj Ali, Khaled, RIZK, Mostafa, Baghdadi, Amer, Diguet, Jean-Philippe, Jomaah, Jalal, Lab-STICC_IMTA_CACS_IAS, Laboratoire des sciences et techniques de l'information, de la communication et de la connaissance (Lab-STICC), Institut Mines-Télécom [Paris] (IMT)-IMT Atlantique Bretagne-Pays de la Loire (IMT Atlantique), Institut Mines-Télécom [Paris] (IMT)-École Nationale d'Ingénieurs de Brest (ENIB)-École Nationale Supérieure de Techniques Avancées Bretagne (ENSTA Bretagne)-Université de Bretagne Sud (UBS)-Université de Brest (UBO)-Centre National de la Recherche Scientifique (CNRS)-Université Bretagne Loire (UBL)-Institut Mines-Télécom [Paris] (IMT)-IMT Atlantique Bretagne-Pays de la Loire (IMT Atlantique), Institut Mines-Télécom [Paris] (IMT)-École Nationale d'Ingénieurs de Brest (ENIB)-École Nationale Supérieure de Techniques Avancées Bretagne (ENSTA Bretagne)-Université de Bretagne Sud (UBS)-Université de Brest (UBO)-Centre National de la Recherche Scientifique (CNRS)-Université Bretagne Loire (UBL), Département Electronique (IMT Atlantique - ELEC), IMT Atlantique Bretagne-Pays de la Loire (IMT Atlantique), Institut Mines-Télécom [Paris] (IMT)-Institut Mines-Télécom [Paris] (IMT), Lebanese International University (LIU), Lab-STICC_UBS_CACS_MOCS, École Nationale d'Ingénieurs de Brest (ENIB)-Université de Bretagne Sud (UBS)-Université de Brest (UBO)-Télécom Bretagne-Institut Brestois du Numérique et des Mathématiques (IBNM), Université de Brest (UBO)-Université européenne de Bretagne - European University of Brittany (UEB)-École Nationale Supérieure de Techniques Avancées Bretagne (ENSTA Bretagne)-Institut Mines-Télécom [Paris] (IMT)-Centre National de la Recherche Scientifique (CNRS)-École Nationale d'Ingénieurs de Brest (ENIB)-Université de Bretagne Sud (UBS)-Université de Brest (UBO)-Télécom Bretagne-Institut Brestois du Numérique et des Mathématiques (IBNM), Université de Brest (UBO)-Université européenne de Bretagne - European University of Brittany (UEB)-École Nationale Supérieure de Techniques Avancées Bretagne (ENSTA Bretagne)-Institut Mines-Télécom [Paris] (IMT)-Centre National de la Recherche Scientifique (CNRS), IRL_CROSSING_CNRS, Centre National de la Recherche Scientifique (CNRS), Faculty of Sciences [Lebanese University], Lebanese University [Beirut] (LU), École Nationale d'Ingénieurs de Brest (ENIB)-Université de Bretagne Sud (UBS)-Université de Brest (UBO)-École Nationale Supérieure de Techniques Avancées Bretagne (ENSTA Bretagne)-Institut Mines-Télécom [Paris] (IMT)-Centre National de la Recherche Scientifique (CNRS)-Université Bretagne Loire (UBL)-IMT Atlantique Bretagne-Pays de la Loire (IMT Atlantique), Institut Mines-Télécom [Paris] (IMT)-École Nationale d'Ingénieurs de Brest (ENIB)-Université de Bretagne Sud (UBS)-Université de Brest (UBO)-École Nationale Supérieure de Techniques Avancées Bretagne (ENSTA Bretagne)-Institut Mines-Télécom [Paris] (IMT)-Centre National de la Recherche Scientifique (CNRS)-Université Bretagne Loire (UBL)-IMT Atlantique Bretagne-Pays de la Loire (IMT Atlantique), Institut Mines-Télécom [Paris] (IMT), and Lebanese University [Beirut]
Subjects: In-memory computing, [INFO.INFO-NI]Computer Science [cs]/Networking and Internet Architecture [cs.NI], Memristor Overwrite Logic (MOL), [INFO.INFO-TS]Computer Science [cs]/Signal and Image Processing, [INFO.INFO-IT]Computer Science [cs]/Information Theory [cs.IT], [INFO.INFO-AO]Computer Science [cs]/Computer Arithmetic, Deep neural net- work (DNN), [INFO.INFO-ES]Computer Science [cs]/Embedded Systems, Memristor, [INFO.INFO-DC]Computer Science [cs]/Distributed, Parallel, and Cluster Computing [cs.DC], [SPI.NANO]Engineering Sciences [physics]/Micro and nanotechnologies/Microelectronics, [SPI.TRON]Engineering Sciences [physics]/Electronics
Abstract: International audience; In-memory computing is a promising solution to address the memory wall challenges in future processing systems. Substantial improvement in performance and energy efficiency is expected, in particular for data intensive applications. A typical use case is neural network applications, where large amount of data should be processed and moved between memory and processing cores. Although several recent works tried to accelerate processing through dedicated parallel hardware designs, data movement cost is still a critical technical challenge. In this context, we propose a novel programmable architecture design for in-memory deep neural networks (DNN) computation. Based on a new logic design style, namely Memristor Overwrite Logic (MOL), specialized computational memory is designed. The original architecture of the proposed computational memory allows to execute multiply-accumulate operations between stored words using MOL. Outstanding features are demonstrated with respect to other recent logic design styles based on emerging non-volatile memory technologies.
Published: 2020

14. Toward Secured IoT Devices: a Shuffled 8-Bit AES Hardware Implementation

Author: Vianney Lapotre, Philippe Coussy, Ghita Harcha, Cyrille Chavet, Lab-STICC_UBS_CACS_MOCS, Laboratoire des sciences et techniques de l'information, de la communication et de la connaissance (Lab-STICC), École Nationale d'Ingénieurs de Brest (ENIB)-Université de Bretagne Sud (UBS)-Université de Brest (UBO)-École Nationale Supérieure de Techniques Avancées Bretagne (ENSTA Bretagne)-Institut Mines-Télécom [Paris] (IMT)-Centre National de la Recherche Scientifique (CNRS)-Université Bretagne Loire (UBL)-IMT Atlantique Bretagne-Pays de la Loire (IMT Atlantique), Institut Mines-Télécom [Paris] (IMT)-École Nationale d'Ingénieurs de Brest (ENIB)-Université de Bretagne Sud (UBS)-Université de Brest (UBO)-École Nationale Supérieure de Techniques Avancées Bretagne (ENSTA Bretagne)-Institut Mines-Télécom [Paris] (IMT)-Centre National de la Recherche Scientifique (CNRS)-Université Bretagne Loire (UBL)-IMT Atlantique Bretagne-Pays de la Loire (IMT Atlantique), Institut Mines-Télécom [Paris] (IMT), École Nationale d'Ingénieurs de Brest (ENIB)-Université de Bretagne Sud (UBS)-Université de Brest (UBO)-Télécom Bretagne-Institut Brestois du Numérique et des Mathématiques (IBNM), Université de Brest (UBO)-Université européenne de Bretagne - European University of Brittany (UEB)-École Nationale Supérieure de Techniques Avancées Bretagne (ENSTA Bretagne)-Institut Mines-Télécom [Paris] (IMT)-Centre National de la Recherche Scientifique (CNRS)-École Nationale d'Ingénieurs de Brest (ENIB)-Université de Bretagne Sud (UBS)-Université de Brest (UBO)-Télécom Bretagne-Institut Brestois du Numérique et des Mathématiques (IBNM), Université de Brest (UBO)-Université européenne de Bretagne - European University of Brittany (UEB)-École Nationale Supérieure de Techniques Avancées Bretagne (ENSTA Bretagne)-Institut Mines-Télécom [Paris] (IMT)-Centre National de la Recherche Scientifique (CNRS), Institut Mines-Télécom [Paris] (IMT)-IMT Atlantique Bretagne-Pays de la Loire (IMT Atlantique), Institut Mines-Télécom [Paris] (IMT)-École Nationale d'Ingénieurs de Brest (ENIB)-École Nationale Supérieure de Techniques Avancées Bretagne (ENSTA Bretagne)-Université de Bretagne Sud (UBS)-Université de Brest (UBO)-Centre National de la Recherche Scientifique (CNRS)-Université Bretagne Loire (UBL)-Institut Mines-Télécom [Paris] (IMT)-IMT Atlantique Bretagne-Pays de la Loire (IMT Atlantique), and Institut Mines-Télécom [Paris] (IMT)-École Nationale d'Ingénieurs de Brest (ENIB)-École Nationale Supérieure de Techniques Avancées Bretagne (ENSTA Bretagne)-Université de Bretagne Sud (UBS)-Université de Brest (UBO)-Centre National de la Recherche Scientifique (CNRS)-Université Bretagne Loire (UBL)
Subjects: [INFO.INFO-AR]Computer Science [cs]/Hardware Architecture [cs.AR], Shuffling, Computer science, business.industry, 020208 electrical & electronic engineering, 8-bit, Byte, 02 engineering and technology, security, SCA, HW design, AES I, shuffling, Power analysis, [INFO.INFO-CR]Computer Science [cs]/Cryptography and Security [cs.CR], 0202 electrical engineering, electronic engineering, information engineering, Key (cryptography), [INFO.INFO-ES]Computer Science [cs]/Embedded Systems, Side channel attack, Field-programmable gate array, business, Unique key, Computer hardware, ComputingMilieux_MISCELLANEOUS
Abstract: International audience; In this paper, we present a lightweight secured AES hardware implementation designed to further resist to Side Channel Attacks relying on Power Analysis. The proposed architecture is based on an 8-bit data-path, and the protection is provided by shuffling computations and memory locations. Our shuffling module is based on a permutation network controlled by a Random Number Generator and leads to the best compromise between security, area, and performances compared to state-of-the-art. Implementation results on a spartan-6 FPGA show that the proposed protection mechanisms impact the area and the timing performance of the unprotected design by factors of 1.58 and 0.35 respectively. Security evaluation based on simulation results shows that the proposed secure architecture resists to a regular CPA by revealing a unique key byte when attacking with up to 1 million traces while state-of-the-art shuffled designs requires only 50000 traces to retrieve the entire secret key. Considering an integrated CPA (also called windowing attack), the proposed architecture allows increasing up to ×300 the required number of traces (Measurements to Disclosure) to retrieve 40% of the key bytes and reveals no more than 9 key bytes when attacking with up to 1 million traces.
Published: 2020

15. Accélérateurs matériels sécurisés pour la cryptographie post-quantique

Author: Zijlstra, Timo, Lab-STICC_UBS_CACS_MOCS, Laboratoire des sciences et techniques de l'information, de la communication et de la connaissance (Lab-STICC), Université de Brest (UBO)-IMT Atlantique Bretagne-Pays de la Loire (IMT Atlantique), Institut Mines-Télécom [Paris] (IMT)-Institut Mines-Télécom [Paris] (IMT)-École Nationale Supérieure de Techniques Avancées Bretagne (ENSTA Bretagne)-Université Bretagne Loire (UBL)-Centre National de la Recherche Scientifique (CNRS)-Université de Bretagne Sud (UBS)-École Nationale d'Ingénieurs de Brest (ENIB)-Université de Brest (UBO)-IMT Atlantique Bretagne-Pays de la Loire (IMT Atlantique), Institut Mines-Télécom [Paris] (IMT)-Institut Mines-Télécom [Paris] (IMT)-École Nationale Supérieure de Techniques Avancées Bretagne (ENSTA Bretagne)-Université Bretagne Loire (UBL)-Centre National de la Recherche Scientifique (CNRS)-Université de Bretagne Sud (UBS)-École Nationale d'Ingénieurs de Brest (ENIB), Université Bretagne Sud, Arnaud Tisserand, and Karim Bigou (encadrant)
Subjects: MLWE, cryptographie à base de réseaux euclidiens, [INFO.INFO-CR]Computer Science [cs]/Cryptography and Security [cs.CR], protections contre des attaques par canaux auxiliaires, lattice based cryptography, LWE, [INFO.INFO-AO]Computer Science [cs]/Computer Arithmetic, RLWE, [SPI.NANO]Engineering Sciences [physics]/Micro and nanotechnologies/Microelectronics, protection against side-channel attacks, HLS hardware implementation on FPGA, implantation matérielle HLS sur FPGA
Abstract: Shor’s quantum algorithm can be used to efficiently solve the integer factorisation problem and the discrete logarithm in certain groups. The security of the most commonly used public key cryptographic protocols relies on the conjectured hardness of exactly these mathematical problems. Post quantum cryptography relies on mathematical problems that are computationally hard for quantum computers, such as Learning with Errors (LWE) and its variants RLWE and MLWE. In this thesis, we present and compare FPGA implementations using HLS of LWE, RLWEand MLWE based public-key encryption algorithms. We discuss various trade-offs between security, computation time and hardware cost.The implementations are parallelized in order to obtain maximal speed-up. We also discuss hardware security and propose countermeasures against side channel attacks. We consider countermeasures from the state of the art, such as masking, and propose improvements to these algorithms. Moreover, we propose new countermeasures based on redundant number representation and random shuffling of operations. All our countermeasures are implemented and evaluated on FPGA to compare their cost and performance.; L’algorithme quantique de Shor peut être utilisé pour résoudre le problème de factorisation de grands entiers et le logarithme discret dans certains groupes. La sécurité des protocoles cryptographiques à clé publique les plus répandus dépend de l’hypothèse que ces problèmes sont difficiles à résoudre. La cryptographie post-quantique est basée sur des problèmes mathématiques difficiles à résoudre même pour des ordinateurs quantiques, tels que Learning with Errors (LWE) et ses variantes RLWE et MLWE. Dans cette thèse, nous présentons et comparons des implantations en HLS sur FPGA d’algorithmes de chiffrement à clé publique basés sur LWE, RLWE et RLWE. Nous discutons des compromis entre sécurité, temps de calcul et coût en surface. Les implantations sont parallélisées afin d’obtenir une accélération importante. Nous analysons la sécurité matérielle de nos implantations, et proposons des protections contre des attaques par canaux auxiliares. Nous améliorons des contre-mesures de l’état de l’art, telles que le masquage, et nous proposons également de nouvelles protections basées sur la représentation redondante des nombres et sur des permutations aléatoires des opérations de calcul. Toutes ces protections sont implantées et évaluées sur FPGA dans le but de comparer leurs coûts et performances.
Published: 2020

16. Secure Hardware Accelerators for Post Quantum Cryptography

Author: Zijlstra, Timo, Laboratoire des sciences et techniques de l'information, de la communication et de la connaissance (Lab-STICC), École Nationale d'Ingénieurs de Brest (ENIB)-Université de Bretagne Sud (UBS)-Université de Brest (UBO)-École Nationale Supérieure de Techniques Avancées Bretagne (ENSTA Bretagne)-Institut Mines-Télécom [Paris] (IMT)-Centre National de la Recherche Scientifique (CNRS)-Université Bretagne Loire (UBL)-IMT Atlantique Bretagne-Pays de la Loire (IMT Atlantique), Institut Mines-Télécom [Paris] (IMT), Université de Bretagne Sud, Arnaud Tisserand, Karim Bigou, Lab-STICC_UBS_CACS_MOCS, Institut Mines-Télécom [Paris] (IMT)-École Nationale d'Ingénieurs de Brest (ENIB)-Université de Bretagne Sud (UBS)-Université de Brest (UBO)-École Nationale Supérieure de Techniques Avancées Bretagne (ENSTA Bretagne)-Institut Mines-Télécom [Paris] (IMT)-Centre National de la Recherche Scientifique (CNRS)-Université Bretagne Loire (UBL)-IMT Atlantique Bretagne-Pays de la Loire (IMT Atlantique), Université Bretagne Sud, and Karim Bigou (encadrant)
Subjects: MLWE, protections contre des attaques par canaux auxiliaires, [INFO.INFO-AO]Computer Science [cs]/Computer Arithmetic, Implantation matérielle HLS sur FPGA, RLWE, Protections contre les attaques par canaux auxiliaires, Protection against side-channel attacks, Cryptographie à base de réseaux euclidiens, [INFO.INFO-CR]Computer Science [cs]/Cryptography and Security [cs.CR], Lattice based cryptography, Learning with errors, LWE, [SPI.NANO]Engineering Sciences [physics]/Micro and nanotechnologies/Microelectronics, HLS hardware implementation on FPGA
Abstract: Shor's quantum algorithm can be used to efficiently solve the integer factorisation problem and the discrete logarithm in certain groups. The security of the most commonly used public key cryptographic protocols relies on the conjectured hardness of exactly these mathematical problems. A sufficiently large quantum computer could therefore pose a threat to the confidentiality and authenticity of secure digital communication. Post quantum cryptography relies on mathematical problems that are computationally hard for quantum computers, such as Learning with Errors (LWE) and its variants RLWE and MLWE. In this thesis, we present and compare FPGA implementations of LWE, RLWE and MLWE based public key encryption algorithms. We discuss various trade-offs between security, computation time and hardware cost. The implementations are parallelized in order to obtain maximal speed-up. We show that MLWE has the best performance in terms of computation time and area utilization, and can be parallelized more efficiently than RLWE. We also discuss hardware security and propose countermeasures against side channel attacks for RLWE. We consider countermeasures from the state of the art, such as masking and blinding, and propose improvements to these algorithms. Moreover, we propose new countermeasures based on redundant number representation and the random shuffling of operations. All countermeasures are implemented on FPGA to compare their cost and computation time overhead. Our proposed protection based on redundant number representation is particularly flexible, in the sens that it can be implemented for various degrees of protection at various costs.; L'algorithme quantique de Shor peut être utilisé pour résoudre le problème de factorisation de grands entiers et le logarithme discret dans certains groupes. La sécurité des protocols cryptographiques à clé publique les plus répandus dépend de l'hypothèse que ces problèmes mathématiques soient difficiles à résoudre. Un ordinateur quantique suffisamment puissant pourrait donc constituer une menace pour la confidentialité et l'authenticité de la communication numérique sécurisée. La cryptographie post-quantique est basée sur des problèmes mathématiques qui sont difficile à résoudre même pour les ordinateurs quantiques, tels que Learning with Errors (LWE) et ses variants RLWE et MLWE. Dans cette thèse, nous présentons et comparons des implantations sur FPGA des algorithmes de chiffrement à clé publique. Nous discutons des compromis entre la sécurité, le temps de calcul et le coût en surface. Les implantations sont parallélisées afin d'obtenir une accélération plus importante. En outre, nous discutons de la sécurité matérielle des implantations, et proposons des protections contre des attaques par canaux auxilliares. Nous considerons des contremesures de l'état de l'art, telles que le masquage et le blindage, et proposons des améliorations à ces algorithmes. Nous proposons également de nouvelles protections basées sur la représentation redondante des nombres et sur des permutations aléatoires des opérations de calcul. Toutes ces protections sont implantées sur FPGA dans le but de comparer leur coût en surface et le surcoût en temps de calcul.
Published: 2020

17. Hardware-in-the-loop simulation with dynamic partial FPGA reconfiguration applied to computer vision in ROS-based UAV

Author: Dominique Heller, Jean-Philippe Diguet, François Berry, El Mehdi Abdali, Erwan Moreac, Lab-STICC_UBS_CACS_MOCS, Laboratoire des sciences et techniques de l'information, de la communication et de la connaissance (Lab-STICC), Université européenne de Bretagne - European University of Brittany (UEB)-École Nationale d'Ingénieurs de Brest (ENIB)-Université de Bretagne Sud (UBS)-Université de Brest (UBO)-Télécom Bretagne-Institut Brestois du Numérique et des Mathématiques (IBNM), Université de Brest (UBO)-École Nationale Supérieure de Techniques Avancées Bretagne (ENSTA Bretagne)-Institut Mines-Télécom [Paris] (IMT)-Centre National de la Recherche Scientifique (CNRS)-Université européenne de Bretagne - European University of Brittany (UEB)-École Nationale d'Ingénieurs de Brest (ENIB)-Université de Bretagne Sud (UBS)-Université de Brest (UBO)-Télécom Bretagne-Institut Brestois du Numérique et des Mathématiques (IBNM), Université de Brest (UBO)-École Nationale Supérieure de Techniques Avancées Bretagne (ENSTA Bretagne)-Institut Mines-Télécom [Paris] (IMT)-Centre National de la Recherche Scientifique (CNRS), Institut Pascal (IP), SIGMA Clermont (SIGMA Clermont)-Université Clermont Auvergne [2017-2020] (UCA [2017-2020])-Centre National de la Recherche Scientifique (CNRS), FrenCh austRalian labOratory for humanS/autonomouS agents teamING (CROSSING), University of South Australia [Adelaide]-University of Adelaide-Flinders University [Adelaide, Australia]-Centre National de la Recherche Scientifique (CNRS)-Naval Group, École Nationale d'Ingénieurs de Brest (ENIB)-Université de Bretagne Sud (UBS)-Université de Brest (UBO)-Télécom Bretagne-Institut Brestois du Numérique et des Mathématiques (IBNM), Université de Brest (UBO)-Université européenne de Bretagne - European University of Brittany (UEB)-École Nationale Supérieure de Techniques Avancées Bretagne (ENSTA Bretagne)-Institut Mines-Télécom [Paris] (IMT)-Centre National de la Recherche Scientifique (CNRS)-École Nationale d'Ingénieurs de Brest (ENIB)-Université de Bretagne Sud (UBS)-Université de Brest (UBO)-Télécom Bretagne-Institut Brestois du Numérique et des Mathématiques (IBNM), Université de Brest (UBO)-Université européenne de Bretagne - European University of Brittany (UEB)-École Nationale Supérieure de Techniques Avancées Bretagne (ENSTA Bretagne)-Institut Mines-Télécom [Paris] (IMT)-Centre National de la Recherche Scientifique (CNRS), SIGMA Clermont (SIGMA Clermont)-Centre National de la Recherche Scientifique (CNRS)-Université Clermont Auvergne [2017-2020] (UCA [2017-2020]), IRL_CROSSING_CNRS, Centre National de la Recherche Scientifique (CNRS), and Diguet, Jean-Philippe
Subjects: [INFO.INFO-AR]Computer Science [cs]/Hardware Architecture [cs.AR], [INFO.INFO-AR] Computer Science [cs]/Hardware Architecture [cs.AR], 0209 industrial biotechnology, business.industry, Computer science, Hardware-in-the-loop simulation, Control reconfiguration, Robotics, 02 engineering and technology, Supercomputer, 020901 industrial engineering & automation, Software, Middleware, Computer vision, Artificial intelligence, Dynamical simulation, business, Field-programmable gate array
Abstract: International audience; Hardware in the loop simulation has become a fundamental tool for the safe and rapid development of embedded systems. Dynamically and partially reconfigurable FPGA provide an energy efficient solution for high performance computing in embedded systems, such as computer vision, with limited resources. Finally 3D simulation with realistic physics simulation is required by designers of Unmanned Aerial Vehicle (UAV) and related missions. The combination of the three techniques are required to design UAV with reconfigurable HW/SW embedded systems that can self-adapt to different mission phases according to environment changes. But they require different complex and specific skills from separated communities and so are not considered simultaneously. In this paper we demonstrate a complete framework that we apply to a UAV case simulated with the well adopted Gazebo 3D simulation tool including the Ardupilot model. According to usual practices in Robotics, we use Robot Operating System (ROS) middleware over Linux that we implement on a separated Intel Cyclone V FPGA board including HW/SW interfaces. As a convincing case study we implement, besides software classical navigation tasks, a vision-based emergency-landing security task and a detect and tracking classic mission application (TLD) that can run in different HW and SW versions dynamically configured on the FPGA according to mission steps simulated with Gazebo.
Published: 2020

18. A Seamless DFT/FFT Self-Adaptive Architecture for Embedded Radar Applications

Author: Michel Narozny, Julien Mazuet, Jean-Philippe Diguet, Catherine Dezan, Lab-STICC_UBO_CACS_MOCS, Laboratoire des sciences et techniques de l'information, de la communication et de la connaissance (Lab-STICC), École Nationale d'Ingénieurs de Brest (ENIB)-Université de Bretagne Sud (UBS)-Université de Brest (UBO)-Télécom Bretagne-Institut Brestois du Numérique et des Mathématiques (IBNM), Université de Brest (UBO)-Université européenne de Bretagne - European University of Brittany (UEB)-École Nationale Supérieure de Techniques Avancées Bretagne (ENSTA Bretagne)-Institut Mines-Télécom [Paris] (IMT)-Centre National de la Recherche Scientifique (CNRS)-École Nationale d'Ingénieurs de Brest (ENIB)-Université de Bretagne Sud (UBS)-Université de Brest (UBO)-Télécom Bretagne-Institut Brestois du Numérique et des Mathématiques (IBNM), Université de Brest (UBO)-Université européenne de Bretagne - European University of Brittany (UEB)-École Nationale Supérieure de Techniques Avancées Bretagne (ENSTA Bretagne)-Institut Mines-Télécom [Paris] (IMT)-Centre National de la Recherche Scientifique (CNRS), THALES Airborne Systems [Elancourt], THALES, Lab-STICC_UBS_CACS_MOCS, Université européenne de Bretagne - European University of Brittany (UEB)-École Nationale d'Ingénieurs de Brest (ENIB)-Université de Bretagne Sud (UBS)-Université de Brest (UBO)-Télécom Bretagne-Institut Brestois du Numérique et des Mathématiques (IBNM), Université de Brest (UBO)-École Nationale Supérieure de Techniques Avancées Bretagne (ENSTA Bretagne)-Institut Mines-Télécom [Paris] (IMT)-Centre National de la Recherche Scientifique (CNRS)-Université européenne de Bretagne - European University of Brittany (UEB)-École Nationale d'Ingénieurs de Brest (ENIB)-Université de Bretagne Sud (UBS)-Université de Brest (UBO)-Télécom Bretagne-Institut Brestois du Numérique et des Mathématiques (IBNM), Université de Brest (UBO)-École Nationale Supérieure de Techniques Avancées Bretagne (ENSTA Bretagne)-Institut Mines-Télécom [Paris] (IMT)-Centre National de la Recherche Scientifique (CNRS), and Thales LAS France
Subjects: [INFO.INFO-AR]Computer Science [cs]/Hardware Architecture [cs.AR], Computer science, Fast Fourier transform, QoS, 02 engineering and technology, DFT, Discrete Fourier transform, law.invention, Computer Science::Hardware Architecture, symbols.namesake, Application-specific integrated circuit, law, 0202 electrical engineering, electronic engineering, information engineering, Overhead (computing), Radar, Field-programmable gate array, FPGA, business.industry, Control reconfiguration, 020206 networking & telecommunications, Fourier transform, symbols, DPR, 020201 artificial intelligence & image processing, business, Computer hardware, radar
Abstract: Radar is one of the domains where adaptability is paramount. Depending on the current system state, the radar algorithms must be adapted. However, most systems include static hardware implementations on FPGA or ASIC to process the massive amount of data from multiple sensors in parallel. The classic approach is to configure hardware logic through registers to switch radar modes, requiring to hardwire all configurations. However, in embedded radar systems the hardware resources are very limited and this solution is not optimal. An innovative solution relies on the FPGA reconfigurable nature to use multiple configurations and limit resources overhead. In this paper, we present a dynamic partial reconfiguration (DPR) application for radar processing, which allows to switch between a classic discrete Fourier transform (DFT) sum and a fast Fourier transform (FFT) to enhance Doppler extraction. Our study explores the pros and cons of both methods. Based on these observations, we propose a decision method for enabling an efficient self-adaptive solution. Finally, we provide a case study with a reconfigurable radar implementation which uses the current system state to take full advantage of both Fourier transform methods.
Published: 2020

19. Le jumeau numérique: De l'intelligence artificielle à l'industrie agile

Author: Julien, Nathalie, Martin, Eric, Lab-STICC_UBS_CACS_MOCS, Laboratoire des sciences et techniques de l'information, de la communication et de la connaissance (Lab-STICC), École Nationale d'Ingénieurs de Brest (ENIB)-Université de Bretagne Sud (UBS)-Université de Brest (UBO)-École Nationale Supérieure de Techniques Avancées Bretagne (ENSTA Bretagne)-Institut Mines-Télécom [Paris] (IMT)-Centre National de la Recherche Scientifique (CNRS)-Université Bretagne Loire (UBL)-IMT Atlantique Bretagne-Pays de la Loire (IMT Atlantique), Institut Mines-Télécom [Paris] (IMT)-École Nationale d'Ingénieurs de Brest (ENIB)-Université de Bretagne Sud (UBS)-Université de Brest (UBO)-École Nationale Supérieure de Techniques Avancées Bretagne (ENSTA Bretagne)-Institut Mines-Télécom [Paris] (IMT)-Centre National de la Recherche Scientifique (CNRS)-Université Bretagne Loire (UBL)-IMT Atlantique Bretagne-Pays de la Loire (IMT Atlantique), Institut Mines-Télécom [Paris] (IMT), and Dunod
Subjects: Digital Twin, [SPI]Engineering Sciences [physics], Factory of the future, Industrie 4.0, [SPI.TRON]Engineering Sciences [physics]/Electronics, [SPI.AUTO]Engineering Sciences [physics]/Automatic
Abstract: International audience; Concept récent dans un monde industriel en quête de compétitivité, d'efficience et de valeur ajoutée, le jumeau numérique est l'un des piliers de l'industriel 4.0. Cet ouvrage dresse un panorama complet de ses spécificités et ses usages. Il commence par rappeler le contexte de son émergence et son articulation avec les autres innovations de l'industrie 4.0 : Big Data, cybersécurité, intelligence artificielle, Internet des objets... Il présente ensuite ses atouts et les avantages que peuvent en tirer les entreprises : optimiser les performances des lignes de production et de leur maintenance prédictive, réduire les coûts et le temps de développement des produits, ou encore anticiper les étapes de leur cycle de vie. Enfin, il détaille une véritable méthodologie de mise en œuvre, du recueil des données à leur exploitation sous la forme de modèles performants. De nombreux exemples et témoignages d'industriels dans tous les domaines (bâtiment, chimie, énergie, logistique...) viennent illustrer et conclure cet ouvrage riche d'enseignements.
Published: 2020

20. A Flexible Encryption Technique for the Internet of Things Environment

Author: Muath AlShaikh, Amna Eleyan, Saci Medileh, El Moatez Billah Nagoudi, Ahcène Bounceur, Mohammad Hammoudeh, Abdelkader Laouid, Osama Ahmed Khashan, Reinhardt Euler, Lab-STICC_UBO_CID_DECIDE, Laboratoire des sciences et techniques de l'information, de la communication et de la connaissance (Lab-STICC), École Nationale d'Ingénieurs de Brest (ENIB)-Université de Bretagne Sud (UBS)-Université de Brest (UBO)-Télécom Bretagne-Institut Brestois du Numérique et des Mathématiques (IBNM), Université de Brest (UBO)-Université européenne de Bretagne - European University of Brittany (UEB)-École Nationale Supérieure de Techniques Avancées Bretagne (ENSTA Bretagne)-Institut Mines-Télécom [Paris] (IMT)-Centre National de la Recherche Scientifique (CNRS)-École Nationale d'Ingénieurs de Brest (ENIB)-Université de Bretagne Sud (UBS)-Université de Brest (UBO)-Télécom Bretagne-Institut Brestois du Numérique et des Mathématiques (IBNM), Université de Brest (UBO)-Université européenne de Bretagne - European University of Brittany (UEB)-École Nationale Supérieure de Techniques Avancées Bretagne (ENSTA Bretagne)-Institut Mines-Télécom [Paris] (IMT)-Centre National de la Recherche Scientifique (CNRS), Lab-STICC_UBS_CACS_MOCS, École Nationale d'Ingénieurs de Brest (ENIB)-Université de Bretagne Sud (UBS)-Université de Brest (UBO)-École Nationale Supérieure de Techniques Avancées Bretagne (ENSTA Bretagne)-Institut Mines-Télécom [Paris] (IMT)-Centre National de la Recherche Scientifique (CNRS)-Université Bretagne Loire (UBL)-IMT Atlantique Bretagne-Pays de la Loire (IMT Atlantique), Institut Mines-Télécom [Paris] (IMT)-École Nationale d'Ingénieurs de Brest (ENIB)-Université de Bretagne Sud (UBS)-Université de Brest (UBO)-École Nationale Supérieure de Techniques Avancées Bretagne (ENSTA Bretagne)-Institut Mines-Télécom [Paris] (IMT)-Centre National de la Recherche Scientifique (CNRS)-Université Bretagne Loire (UBL)-IMT Atlantique Bretagne-Pays de la Loire (IMT Atlantique), and Institut Mines-Télécom [Paris] (IMT)
Subjects: Computer Networks and Communications, business.industry, Computer science, 010401 analytical chemistry, 020206 networking & telecommunications, 02 engineering and technology, Information security, Encryption, 01 natural sciences, 0104 chemical sciences, [INFO.INFO-NI]Computer Science [cs]/Networking and Internet Architecture [cs.NI], Hardware and Architecture, Robustness (computer science), Scalability, 0202 electrical engineering, electronic engineering, information engineering, Internet of Things, business, Replay attack, Software, ComputingMilieux_MISCELLANEOUS, Computer network
Abstract: IoT promises a new era of connectivity that goes beyond laptops and smart connected devices to connected vehicles, smart homes, smart cities and connected healthcare. The huge volume of data that is collected from millions of IoT devices raises information security and privacy concerns for users. This paper presents a new scalable encryption technique, called Flexible encryption Technique (FlexenTech), to protect IoT data during storage and in transit. FlexenTech is suitable for resource constrained devices and networks. It offers a low encryption time, defends against common attacks such as replay attacks and defines a configurable mode, where any number of rounds or key sizes may be used. Experimental analysis of FlexenTech shows its robustness in terms of its multiple configurable confidentiality levels by allowing various configurations. This configurability provides several advantages for resource constrained devices, including reducing the encryption computation time by up to 9.7% when compared to its best rivals in the literature.
Published: 2020

21. Energy Efficient Acceleration of Floating Point Applications onto CGRA

Author: Satyajit Das, Philippe Coussy, Kevin Martin, Rohit Prasad, Lab-STICC_UBS_CACS_MOCS, Laboratoire des sciences et techniques de l'information, de la communication et de la connaissance (Lab-STICC), École Nationale d'Ingénieurs de Brest (ENIB)-Université de Bretagne Sud (UBS)-Université de Brest (UBO)-Télécom Bretagne-Institut Brestois du Numérique et des Mathématiques (IBNM), Université de Brest (UBO)-Université européenne de Bretagne - European University of Brittany (UEB)-École Nationale Supérieure de Techniques Avancées Bretagne (ENSTA Bretagne)-Institut Mines-Télécom [Paris] (IMT)-Centre National de la Recherche Scientifique (CNRS)-École Nationale d'Ingénieurs de Brest (ENIB)-Université de Bretagne Sud (UBS)-Université de Brest (UBO)-Télécom Bretagne-Institut Brestois du Numérique et des Mathématiques (IBNM), Université de Brest (UBO)-Université européenne de Bretagne - European University of Brittany (UEB)-École Nationale Supérieure de Techniques Avancées Bretagne (ENSTA Bretagne)-Institut Mines-Télécom [Paris] (IMT)-Centre National de la Recherche Scientifique (CNRS), Indian Institut of Technology [Palakkad] (ITT Palakkad), and Martin, Kevin
Subjects: [INFO.INFO-AR]Computer Science [cs]/Hardware Architecture [cs.AR], [INFO.INFO-AR] Computer Science [cs]/Hardware Architecture [cs.AR], Floating point, Speedup, Computer science, business.industry, 02 engineering and technology, 020202 computer hardware & architecture, Computational science, Acceleration, 0202 electrical engineering, electronic engineering, information engineering, Overhead (computing), Central processing unit, business, Digital signal processing, Integer (computer science), Efficient energy use
Abstract: International audience; In this paper, we propose a novel CGRA architecture and associated compilation flow supporting both integer and floating-point computations for energy efficient acceleration of DSP applications. Experimental results show that the proposed accelerator achieves a maximum of 4.61× speed-up compared to a DSP optimized, ultra low power RISC-V based CPU while executing seizure detection, a representative of wide range of EEG signal processing applications with an area overhead of 1.9×. The proposed CGRA achieves a maximum of 6.5× energy efficiency compared to the CPU.
Published: 2020

22. Underwater exploration by AUV using deep neural network implemented on FPGA

Author: Franck Florin, Maher Jridi, Catherine Dezan, Tanguy Le Pennec, Ayman Alfalou, Vision et Analyse de Données (LABISEN-VISION-AD), Laboratoire ISEN (L@BISEN), Institut supérieur de l'électronique et du numérique (ISEN)-YNCREA OUEST (YO)-Institut supérieur de l'électronique et du numérique (ISEN)-YNCREA OUEST (YO), Lab-STICC_UBS_CACS_MOCS, Laboratoire des sciences et techniques de l'information, de la communication et de la connaissance (Lab-STICC), École Nationale d'Ingénieurs de Brest (ENIB)-Université de Bretagne Sud (UBS)-Université de Brest (UBO)-Télécom Bretagne-Institut Brestois du Numérique et des Mathématiques (IBNM), Université de Brest (UBO)-Université européenne de Bretagne - European University of Brittany (UEB)-École Nationale Supérieure de Techniques Avancées Bretagne (ENSTA Bretagne)-Institut Mines-Télécom [Paris] (IMT)-Centre National de la Recherche Scientifique (CNRS)-École Nationale d'Ingénieurs de Brest (ENIB)-Université de Bretagne Sud (UBS)-Université de Brest (UBO)-Télécom Bretagne-Institut Brestois du Numérique et des Mathématiques (IBNM), Université de Brest (UBO)-Université européenne de Bretagne - European University of Brittany (UEB)-École Nationale Supérieure de Techniques Avancées Bretagne (ENSTA Bretagne)-Institut Mines-Télécom [Paris] (IMT)-Centre National de la Recherche Scientifique (CNRS), and Thales Underwater Systems (Thalès) (TUS)
Subjects: 0209 industrial biotechnology, Artificial neural network, Contextual image classification, Computer science, business.industry, Deep learning, Real-time computing, [INFO.INFO-CV]Computer Science [cs]/Computer Vision and Pattern Recognition [cs.CV], 020206 networking & telecommunications, Video camera, Context (language use), 02 engineering and technology, [INFO.INFO-NE]Computer Science [cs]/Neural and Evolutionary Computing [cs.NE], law.invention, Power (physics), 020901 industrial engineering & automation, law, 0202 electrical engineering, electronic engineering, information engineering, [INFO.INFO-ES]Computer Science [cs]/Embedded Systems, Artificial intelligence, Underwater, Field-programmable gate array, business
Abstract: International audience; Performing underwater exploration with Autonomous Underwater Vehicles (AUV) requires low power and high resolution techniques. New computer vision techniques can be used for underwater image classification on embedded devices. These techniques must face machine resource constraints to offer high performance and low power consumption. This paper presents how to implement a Deep Neural Network (DNN) on Field Programmable Gate Array (FPGA) to perform underwater exploration with an AUV. We introduce tools and methodology to adapt the technology to the underwater context. This paper is part of a work to create an embedded system that can fit into an AUV to perform real time analysis of the underwater environment (using video camera as main sensor) with high autonomy and endurance. This will be achieved by overcoming underwater exploration challenges as : low power consumption, high classification performance, shortage of high-quality labeled data to train algorithm.
Published: 2020

23. A hybrid intrusion detection system in industry 4.0 based on ISA95 standard

Author: Florent de Lamotte, Laurent Nana, David Espes, Eric Martin, Salwa Alem, Laboratoire des sciences et techniques de l'information, de la communication et de la connaissance (Lab-STICC), École Nationale d'Ingénieurs de Brest (ENIB)-Université de Bretagne Sud (UBS)-Université de Brest (UBO)-École Nationale Supérieure de Techniques Avancées Bretagne (ENSTA Bretagne)-Institut Mines-Télécom [Paris] (IMT)-Centre National de la Recherche Scientifique (CNRS)-Université Bretagne Loire (UBL)-IMT Atlantique Bretagne-Pays de la Loire (IMT Atlantique), Institut Mines-Télécom [Paris] (IMT), Lab-STICC_UBO_CID_SFIIS, École Nationale d'Ingénieurs de Brest (ENIB)-Université de Bretagne Sud (UBS)-Université de Brest (UBO)-Télécom Bretagne-Institut Brestois du Numérique et des Mathématiques (IBNM), Université de Brest (UBO)-Université européenne de Bretagne - European University of Brittany (UEB)-École Nationale Supérieure de Techniques Avancées Bretagne (ENSTA Bretagne)-Institut Mines-Télécom [Paris] (IMT)-Centre National de la Recherche Scientifique (CNRS)-École Nationale d'Ingénieurs de Brest (ENIB)-Université de Bretagne Sud (UBS)-Université de Brest (UBO)-Télécom Bretagne-Institut Brestois du Numérique et des Mathématiques (IBNM), Université de Brest (UBO)-Université européenne de Bretagne - European University of Brittany (UEB)-École Nationale Supérieure de Techniques Avancées Bretagne (ENSTA Bretagne)-Institut Mines-Télécom [Paris] (IMT)-Centre National de la Recherche Scientifique (CNRS), Lab-STICC_UBS_CACS_MOCS, Laboratoire des sciences et techniques de l'information, de la communication et de la connaissance (UMR 3192) (Lab-STICC), Université européenne de Bretagne - European University of Brittany (UEB)-Université de Bretagne Sud (UBS)-Université de Brest (UBO)-Institut Brestois du Numérique et des Mathématiques (IBNM), Université de Brest (UBO)-Télécom Bretagne-Institut Mines-Télécom [Paris] (IMT)-Centre National de la Recherche Scientifique (CNRS), Institut Mines-Télécom [Paris] (IMT)-IMT Atlantique Bretagne-Pays de la Loire (IMT Atlantique), and Institut Mines-Télécom [Paris] (IMT)-École Nationale d'Ingénieurs de Brest (ENIB)-École Nationale Supérieure de Techniques Avancées Bretagne (ENSTA Bretagne)-Université de Bretagne Sud (UBS)-Université de Brest (UBO)-Centre National de la Recherche Scientifique (CNRS)-Université Bretagne Loire (UBL)
Subjects: Industry 4.0, Computer science, 0211 other engineering and technologies, intrusion detection system (IDS), Industry 40, 02 engineering and technology, Intrusion detection system, [INFO.INFO-NE]Computer Science [cs]/Neural and Evolutionary Computing [cs.NE], Computer security, computer.software_genre, Field (computer science), [INFO.INFO-AI]Computer Science [cs]/Artificial Intelligence [cs.AI], [INFO.INFO-CR]Computer Science [cs]/Cryptography and Security [cs.CR], ISA95, [INFO.INFO-LG]Computer Science [cs]/Machine Learning [cs.LG], 0202 electrical engineering, electronic engineering, information engineering, Information system, [INFO]Computer Science [cs], 021110 strategic, defence & security studies, cyber physical system (CPS), business.industry, cyber physical system, Information technology, artificial intelligence, Automation, Application layer, OSI model, intrusion detection system, 020201 artificial intelligence & image processing, business, computer
Abstract: Today with the emergence of an industrial information system (IIS) in industry of the future that includes the connection between all trades, applications and the converged technologies between Information Technology (IT) and Operational Technology (OT), cybersecurity has become an emergency. Industrial IDS are no longer enough to counter cyberattacks because of their natures, which is usually misuse and are unable to detect attacks that target the application layer of Open Systems Interconnection model (OSI). Therefore, cybersecurity in industrial systems adopts known IT security solutions, such as Intrusion Detection System (IDS) which has to be modified, completed and adapted to work in industrial field. We propose to deepen this approach by developing an adapted IDS to monitor industrial systems against illegitimate access and detect abnormal activities. For this purpose, we expose in this paper our efficient hybrid intrusion detection solution based on International Society of Automation 95 standard (ISA95 standard) and Neural network. Our research work is focused on Manufacturing Executive System (MES) which represents the central and main element in the industry.
Published: 2020

24. Méthode d'enseignement de l'IoT en Master

Author: Bounceur, Ahcène, Université de Brest (UBO), Lab-STICC_UBS_CACS_MOCS, Laboratoire des sciences et techniques de l'information, de la communication et de la connaissance (Lab-STICC), École Nationale d'Ingénieurs de Brest (ENIB)-Université de Bretagne Sud (UBS)-Université de Brest (UBO)-École Nationale Supérieure de Techniques Avancées Bretagne (ENSTA Bretagne)-Institut Mines-Télécom [Paris] (IMT)-Centre National de la Recherche Scientifique (CNRS)-Université Bretagne Loire (UBL)-IMT Atlantique Bretagne-Pays de la Loire (IMT Atlantique), Institut Mines-Télécom [Paris] (IMT)-École Nationale d'Ingénieurs de Brest (ENIB)-Université de Bretagne Sud (UBS)-Université de Brest (UBO)-École Nationale Supérieure de Techniques Avancées Bretagne (ENSTA Bretagne)-Institut Mines-Télécom [Paris] (IMT)-Centre National de la Recherche Scientifique (CNRS)-Université Bretagne Loire (UBL)-IMT Atlantique Bretagne-Pays de la Loire (IMT Atlantique), and Institut Mines-Télécom [Paris] (IMT)
Subjects: [INFO]Computer Science [cs], ComputingMilieux_MISCELLANEOUS
Abstract: National audience
Published: 2020

25. Les outils de simulation, de génération et de collecte de la DATA pour les villes intelligentes

Author: Bounceur, Ahcène, Université de Brest (UBO), Lab-STICC_UBS_CACS_MOCS, Laboratoire des sciences et techniques de l'information, de la communication et de la connaissance (Lab-STICC), École Nationale d'Ingénieurs de Brest (ENIB)-Université de Bretagne Sud (UBS)-Université de Brest (UBO)-École Nationale Supérieure de Techniques Avancées Bretagne (ENSTA Bretagne)-Institut Mines-Télécom [Paris] (IMT)-Centre National de la Recherche Scientifique (CNRS)-Université Bretagne Loire (UBL)-IMT Atlantique Bretagne-Pays de la Loire (IMT Atlantique), Institut Mines-Télécom [Paris] (IMT)-École Nationale d'Ingénieurs de Brest (ENIB)-Université de Bretagne Sud (UBS)-Université de Brest (UBO)-École Nationale Supérieure de Techniques Avancées Bretagne (ENSTA Bretagne)-Institut Mines-Télécom [Paris] (IMT)-Centre National de la Recherche Scientifique (CNRS)-Université Bretagne Loire (UBL)-IMT Atlantique Bretagne-Pays de la Loire (IMT Atlantique), and Institut Mines-Télécom [Paris] (IMT)
Subjects: [INFO]Computer Science [cs], ComputingMilieux_MISCELLANEOUS
Abstract: International audience
Published: 2020

26. Concevoir et Simuler des algorithmes sécurisés

Author: Bounceur, Ahcène, Université de Brest (UBO), Lab-STICC_UBS_CACS_MOCS, Laboratoire des sciences et techniques de l'information, de la communication et de la connaissance (Lab-STICC), École Nationale d'Ingénieurs de Brest (ENIB)-Université de Bretagne Sud (UBS)-Université de Brest (UBO)-École Nationale Supérieure de Techniques Avancées Bretagne (ENSTA Bretagne)-Institut Mines-Télécom [Paris] (IMT)-Centre National de la Recherche Scientifique (CNRS)-Université Bretagne Loire (UBL)-IMT Atlantique Bretagne-Pays de la Loire (IMT Atlantique), Institut Mines-Télécom [Paris] (IMT)-École Nationale d'Ingénieurs de Brest (ENIB)-Université de Bretagne Sud (UBS)-Université de Brest (UBO)-École Nationale Supérieure de Techniques Avancées Bretagne (ENSTA Bretagne)-Institut Mines-Télécom [Paris] (IMT)-Centre National de la Recherche Scientifique (CNRS)-Université Bretagne Loire (UBL)-IMT Atlantique Bretagne-Pays de la Loire (IMT Atlantique), and Institut Mines-Télécom [Paris] (IMT)
Subjects: [INFO]Computer Science [cs], ComputingMilieux_MISCELLANEOUS
Abstract: International audience
Published: 2020

27. TRANSPIRE: An energy-efficient TRANSprecision floating-point Programmable archItectuRE

Author: Rohit Prasad, Giuseppe Tagliavini, Davide Rossi, Philippe Coussy, Satyajit Das, Luca Benini, Kevin Martin, Prasad, Rohit, Das, Satyajit, Martin, Kevin J. M., Tagliavini, Giuseppe, Coussy, Philippe, Benini, Luca, Rossi, Davide, Lab-STICC_UBS_CACS_MOCS, Laboratoire des sciences et techniques de l'information, de la communication et de la connaissance (Lab-STICC), École Nationale d'Ingénieurs de Brest (ENIB)-Université de Bretagne Sud (UBS)-Université de Brest (UBO)-Télécom Bretagne-Institut Brestois du Numérique et des Mathématiques (IBNM), Université de Brest (UBO)-Université européenne de Bretagne - European University of Brittany (UEB)-École Nationale Supérieure de Techniques Avancées Bretagne (ENSTA Bretagne)-Institut Mines-Télécom [Paris] (IMT)-Centre National de la Recherche Scientifique (CNRS)-École Nationale d'Ingénieurs de Brest (ENIB)-Université de Bretagne Sud (UBS)-Université de Brest (UBO)-Télécom Bretagne-Institut Brestois du Numérique et des Mathématiques (IBNM), Université de Brest (UBO)-Université européenne de Bretagne - European University of Brittany (UEB)-École Nationale Supérieure de Techniques Avancées Bretagne (ENSTA Bretagne)-Institut Mines-Télécom [Paris] (IMT)-Centre National de la Recherche Scientifique (CNRS), Università di Bologna [Bologna] (UNIBO), Indian Institut of Technology [Palakkad] (ITT Palakkad), Eidgenössische Technische Hochschule - Swiss Federal Institute of Technology in Zürich [Zürich] (ETH Zürich), Alma Mater Studiorum Università di Bologna [Bologna] (UNIBO), Eidgenössische Technische Hochschule - Swiss Federal Institute of Technology [Zürich] (ETH Zürich), and Martin, Kevin
Subjects: [INFO.INFO-AR]Computer Science [cs]/Hardware Architecture [cs.AR], [INFO.INFO-AR] Computer Science [cs]/Hardware Architecture [cs.AR], Floating point, Computer science, 020208 electrical & electronic engineering, transprecision computing, CGRA, FPU, RISC-V, 02 engineering and technology, 020202 computer hardware & architecture, Computer architecture, RISC-V, 0202 electrical engineering, electronic engineering, information engineering, SIMD, Architecture, Efficient energy use
Abstract: International audience; In recent years, Coarse Grain Reconfigurable Architecture (CGRA) accelerators have been increasingly deployed in Internet-of-Things (IoT) end nodes. A modern CGRA has to support and efficiently accelerate both integer and floating-point (FP) operations. In this paper, we propose an ultra-low-power tunable-precision CGRA architectural template, called TRANSprecision floating-point Programmable archItectuRE (TRANSPIRE), and its associated compilation flow supporting both integer and FP operations. TRANSPIRE employs transprecision computing and multiple Single Instruction Multiple Data (SIMD) to accelerate FP operations while boosting energy efficiency as well. Experimental results show that TRANSPIRE achieves a maximum of 10.06× performance gain and consumes 12.91× less energy w.r.t. a RISC-V based CPU with an enhanced ISA supporting SIMD-style vectorization and FP data-types, while executing applications for near-sensor computing and embedded machine learning, with an area overhead of 1.25× only.
Published: 2020

28. MODULARITY OF RMS: WHAT ABOUT THE AGGREGATION?

Author: Capawa Fotsoh, Erica, Castagna, Pierre, Mebarki, Nasser, Berruet, Pascal, MAFAYOUX, Jenny, Institut de Recherche Technologique Jules Verne [Bouguenais] (IRT Jules Verne), IRT Jules Vernes, Laboratoire des Sciences du Numérique de Nantes (LS2N), IMT Atlantique Bretagne-Pays de la Loire (IMT Atlantique), Institut Mines-Télécom [Paris] (IMT)-Institut Mines-Télécom [Paris] (IMT)-Université de Nantes - UFR des Sciences et des Techniques (UN UFR ST), Université de Nantes (UN)-Université de Nantes (UN)-École Centrale de Nantes (ECN)-Centre National de la Recherche Scientifique (CNRS), Lab-STICC_UBS_CACS_MOCS, Laboratoire des sciences et techniques de l'information, de la communication et de la connaissance (Lab-STICC), École Nationale d'Ingénieurs de Brest (ENIB)-Université de Bretagne Sud (UBS)-Université de Brest (UBO)-Télécom Bretagne-Institut Brestois du Numérique et des Mathématiques (IBNM), Université de Brest (UBO)-Université européenne de Bretagne - European University of Brittany (UEB)-École Nationale Supérieure de Techniques Avancées Bretagne (ENSTA Bretagne)-Institut Mines-Télécom [Paris] (IMT)-Centre National de la Recherche Scientifique (CNRS)-École Nationale d'Ingénieurs de Brest (ENIB)-Université de Bretagne Sud (UBS)-Université de Brest (UBO)-Télécom Bretagne-Institut Brestois du Numérique et des Mathématiques (IBNM), and Université de Brest (UBO)-Université européenne de Bretagne - European University of Brittany (UEB)-École Nationale Supérieure de Techniques Avancées Bretagne (ENSTA Bretagne)-Institut Mines-Télécom [Paris] (IMT)-Centre National de la Recherche Scientifique (CNRS)
Subjects: Aggregation methods-functions, [SPI.AUTO] Engineering Sciences [physics]/Automatic, simulation model, Modularity, reconfiguration decisionmaking, [SPI.MECA]Engineering Sciences [physics]/Mechanics [physics.med-ph], RMS, [SPI.MECA] Engineering Sciences [physics]/Mechanics [physics.med-ph], [SPI.AUTO]Engineering Sciences [physics]/Automatic, KPI
Abstract: International audience; Modularity of Reconfigurable Manufacturing System (RMS) reduces the system complexity, both in design and evaluation of the system. In this paper we proposed a modular view of the system that considers a module regarding four aspects: physical, control logic, KPI and simulation model. The last two one allows an accurate diagnosis of the system in case of disturbances. Each module is evaluated and studied. Yet, the reconfiguration decision is made regarding the system level, thus, modules have to be aggregated. The lack of aggregation methods for simulation model and control logic, and the lack of aggregation functions for KPIs constitute the issue addressed by this paper. The aim of our study is to investigate the aggregation of these aspects of the modules in order to have accurate data at the system level for reconfiguration decision making. A case study in conducted to show how aggregation could be made. Far from proposing rigid models of aggregation, the aim of the paper is to provide opportunities of thinking about the notion of aggregation of simulation models, KPI and control logic within manufacturing context, especially within modular reconfigurable manufacturing system.
Published: 2020

29. Maximum Lifetime Target Coverage in Wireless Sensor Networks

Author: Ahcène Bounceur, Moussa Kerkar, Bernard Pottier, Massinissa Lounis, Reinhardt Euler, Nora Saadi, Madani Bezoui, Université Abderrahmane Mira [Béjaïa], Lab-STICC_UBS_CACS_MOCS, Laboratoire des sciences et techniques de l'information, de la communication et de la connaissance (Lab-STICC), École Nationale d'Ingénieurs de Brest (ENIB)-Université de Bretagne Sud (UBS)-Université de Brest (UBO)-École Nationale Supérieure de Techniques Avancées Bretagne (ENSTA Bretagne)-Institut Mines-Télécom [Paris] (IMT)-Centre National de la Recherche Scientifique (CNRS)-Université Bretagne Loire (UBL)-IMT Atlantique Bretagne-Pays de la Loire (IMT Atlantique), Institut Mines-Télécom [Paris] (IMT)-École Nationale d'Ingénieurs de Brest (ENIB)-Université de Bretagne Sud (UBS)-Université de Brest (UBO)-École Nationale Supérieure de Techniques Avancées Bretagne (ENSTA Bretagne)-Institut Mines-Télécom [Paris] (IMT)-Centre National de la Recherche Scientifique (CNRS)-Université Bretagne Loire (UBL)-IMT Atlantique Bretagne-Pays de la Loire (IMT Atlantique), Institut Mines-Télécom [Paris] (IMT), Lab-STICC_UBO_CID_DECIDE, École Nationale d'Ingénieurs de Brest (ENIB)-Université de Bretagne Sud (UBS)-Université de Brest (UBO)-Télécom Bretagne-Institut Brestois du Numérique et des Mathématiques (IBNM), Université de Brest (UBO)-Université européenne de Bretagne - European University of Brittany (UEB)-École Nationale Supérieure de Techniques Avancées Bretagne (ENSTA Bretagne)-Institut Mines-Télécom [Paris] (IMT)-Centre National de la Recherche Scientifique (CNRS)-École Nationale d'Ingénieurs de Brest (ENIB)-Université de Bretagne Sud (UBS)-Université de Brest (UBO)-Télécom Bretagne-Institut Brestois du Numérique et des Mathématiques (IBNM), Université de Brest (UBO)-Université européenne de Bretagne - European University of Brittany (UEB)-École Nationale Supérieure de Techniques Avancées Bretagne (ENSTA Bretagne)-Institut Mines-Télécom [Paris] (IMT)-Centre National de la Recherche Scientifique (CNRS), Université M'Hamed Bougara Boumerdes, Laboratoire de Mécanique, Matériaux et Energétique [Béjaïa] (L2ME), Lab-STICC_UBO_CACS_MOCS, Université M'Hamed Bougara Boumerdes (UMBB), Université de Brest (UBO)-Laboratoire des sciences et techniques de l'information, de la communication et de la connaissance (Lab-STICC), and Université de Brest (UBO)-Université européenne de Bretagne - European University of Brittany (UEB)-École Nationale Supérieure de Techniques Avancées Bretagne (ENSTA Bretagne)-Institut Mines-Télécom [Paris] (IMT)-Centre National de la Recherche Scientifique (CNRS)-École Nationale d'Ingénieurs de Brest (ENIB)-Université de Bretagne Sud (UBS)-Télécom Bretagne-Institut Brestois du Numérique et des Mathématiques (IBNM)
Subjects: Computer science, Real-time computing, 020206 networking & telecommunications, 02 engineering and technology, WSN, Target coverage, Computer Science Applications, Set (abstract data type), [INFO.INFO-NI]Computer Science [cs]/Networking and Internet Architecture [cs.NI], WSN-Lifetime, 0202 electrical engineering, electronic engineering, information engineering, Sensor scheduling, 020201 artificial intelligence & image processing, Electrical and Electronic Engineering, Wireless sensor network, Energy (signal processing)
Abstract: The challenge in the deployment of wireless sensor networks is to ensure the coverage of targets with high energy efficiency, particularly when coverage and energy constraints must be taken into account. Many algorithms have been suggested over the years to enhance network lifetime as sensor nodes are powered by batteries. These algorithms divide a set of sensor nodes into a number of subsets which can monitor all targets. The subsets are either joint or disjoint. In this paper, we propose an efficient method to compute the maximum lifetime target coverage. Our proposed method is centred around a target that is covered by a minimum number of sensor nodes. Based on this approach, we also propose an algorithm to expand the network lifetime which guarantees the monitoring of all targets by forming subsets of sensor nodes. Our obtained results are compared with the work reported in Cardei et al. (In: INFOCOM 24th annual joint conference of the IEEE computer and communications societies. Proceedings IEEE, 3:1976–1984, 2005). They are also compared with a method of computing the maximum lifetime target coverage. The results obtained by simulation show that the proposed algorithm enhances the network lifetime, which illustrates the efficiency of this algorithm.
Published: 2020

30. Broadcast Mechanism Based on Hybrid Wireless/Wired NoC for Efficient Barrier Synchronization in Parallel Computing

Author: Jean-Philippe Diguet, Navonil Chatterjee, Hemanta Kumar Mondal, Rodrigo Cataldo, Lab-STICC_UBS_CACS_MOCS, Laboratoire des sciences et techniques de l'information, de la communication et de la connaissance (Lab-STICC), École Nationale d'Ingénieurs de Brest (ENIB)-Université de Bretagne Sud (UBS)-Université de Brest (UBO)-Télécom Bretagne-Institut Brestois du Numérique et des Mathématiques (IBNM), Université de Brest (UBO)-Université européenne de Bretagne - European University of Brittany (UEB)-École Nationale Supérieure de Techniques Avancées Bretagne (ENSTA Bretagne)-Institut Mines-Télécom [Paris] (IMT)-Centre National de la Recherche Scientifique (CNRS)-École Nationale d'Ingénieurs de Brest (ENIB)-Université de Bretagne Sud (UBS)-Université de Brest (UBO)-Télécom Bretagne-Institut Brestois du Numérique et des Mathématiques (IBNM), Université de Brest (UBO)-Université européenne de Bretagne - European University of Brittany (UEB)-École Nationale Supérieure de Techniques Avancées Bretagne (ENSTA Bretagne)-Institut Mines-Télécom [Paris] (IMT)-Centre National de la Recherche Scientifique (CNRS), and Diguet, Jean-Philippe
Subjects: [INFO.INFO-AR]Computer Science [cs]/Hardware Architecture [cs.AR], [INFO.INFO-AR] Computer Science [cs]/Hardware Architecture [cs.AR], 020203 distributed computing, parallel computing, Computer science, business.industry, Mechanism based, barrier synchronization, 02 engineering and technology, Energy consumption, Parallel computing, Synchronization, 020202 computer hardware & architecture, Parsec, wireless/wired network- on-chip, Limit (music), 0202 electrical engineering, electronic engineering, information engineering, Benchmark (computing), Broadcast operation, Wireless, business, Critical path method
Abstract: International audience; Parallel computing is essential to achieve the manycore architecture performance potential, since it utilizes the parallel nature provided by the hardware for its computing. These applications will inevitably have to synchronize its parallel execution: for instance, broadcast operations for barrier synchronization. Conventional network-on-chip architectures for broadcast operations limit the performance as the synchronization is affected significantly due to the critical path communications that increase the network latency and degrade the performance drastically. A Wireless network-on-chip offers a promising solution to reduce the critical path communication bottlenecks of such conventional architectures by providing hardware broadcast support. We propose efficient barrier synchronization support using hybrid wireless/wired NoC to reduce the cost of broadcast operations. The proposed architecture reduces the barrier synchronization cost up to 42.79% regarding network latency and saves up to 42.65% communication energy consumption for a subset of applications from the PARSEC benchmark.
Published: 2020

31. Radio channel access challenges in LoRa low-power wide-area networks

Author: Congduc Pham, Muhammad Ehsan, Laurent Clavier, Umber Noreen, Ahcène Bounceur, Laboratoire de l'Informatique du Parallélisme (LIP), École normale supérieure - Lyon (ENS Lyon)-Université Claude Bernard Lyon 1 (UCBL), Université de Lyon-Université de Lyon-Institut National de Recherche en Informatique et en Automatique (Inria)-Centre National de la Recherche Scientifique (CNRS), Lab-STICC_UBS_CACS_MOCS, Laboratoire des sciences et techniques de l'information, de la communication et de la connaissance (Lab-STICC), École Nationale d'Ingénieurs de Brest (ENIB)-Université de Bretagne Sud (UBS)-Université de Brest (UBO)-École Nationale Supérieure de Techniques Avancées Bretagne (ENSTA Bretagne)-Institut Mines-Télécom [Paris] (IMT)-Centre National de la Recherche Scientifique (CNRS)-Université Bretagne Loire (UBL)-IMT Atlantique Bretagne-Pays de la Loire (IMT Atlantique), Institut Mines-Télécom [Paris] (IMT)-École Nationale d'Ingénieurs de Brest (ENIB)-Université de Bretagne Sud (UBS)-Université de Brest (UBO)-École Nationale Supérieure de Techniques Avancées Bretagne (ENSTA Bretagne)-Institut Mines-Télécom [Paris] (IMT)-Centre National de la Recherche Scientifique (CNRS)-Université Bretagne Loire (UBL)-IMT Atlantique Bretagne-Pays de la Loire (IMT Atlantique), Institut Mines-Télécom [Paris] (IMT), Institut d’Électronique, de Microélectronique et de Nanotechnologie (IEMN) - UMR 8520 (IEMN), Centre National de la Recherche Scientifique (CNRS)-Université de Lille-Université Polytechnique Hauts-de-France (UPHF)-Ecole Centrale de Lille-Université Polytechnique Hauts-de-France (UPHF)-Institut supérieur de l'électronique et du numérique (ISEN), Institut d’Électronique, de Microélectronique et de Nanotechnologie - UMR 8520 (IEMN), Centrale Lille-Institut supérieur de l'électronique et du numérique (ISEN)-Université de Valenciennes et du Hainaut-Cambrésis (UVHC)-Université de Lille-Centre National de la Recherche Scientifique (CNRS)-Université Polytechnique Hauts-de-France (UPHF), Ecole nationale supérieure Mines-Télécom Lille Douai (IMT Lille Douai), Circuits Systèmes Applications des Micro-ondes - IEMN (CSAM - IEMN), Centrale Lille-Institut supérieur de l'électronique et du numérique (ISEN)-Université de Valenciennes et du Hainaut-Cambrésis (UVHC)-Université de Lille-Centre National de la Recherche Scientifique (CNRS)-Université Polytechnique Hauts-de-France (UPHF)-Centrale Lille-Institut supérieur de l'électronique et du numérique (ISEN)-Université de Valenciennes et du Hainaut-Cambrésis (UVHC)-Université de Lille-Centre National de la Recherche Scientifique (CNRS)-Université Polytechnique Hauts-de-France (UPHF)-Institut TELECOM/TELECOM Lille1, Institut Mines-Télécom [Paris] (IMT)-Institut Mines-Télécom [Paris] (IMT), École normale supérieure de Lyon (ENS de Lyon)-Université Claude Bernard Lyon 1 (UCBL), École Nationale d'Ingénieurs de Brest (ENIB)-Université de Bretagne Sud (UBS)-Université de Brest (UBO)-École Nationale Supérieure de Techniques Avancées Bretagne (ENSTA Bretagne)-Institut Mines-Télécom [Paris] (IMT)-Centre National de la Recherche Scientifique (CNRS)-Université Bretagne Loire (UBL)-IMT Atlantique (IMT Atlantique), and Institut Mines-Télécom [Paris] (IMT)-École Nationale d'Ingénieurs de Brest (ENIB)-Université de Bretagne Sud (UBS)-Université de Brest (UBO)-École Nationale Supérieure de Techniques Avancées Bretagne (ENSTA Bretagne)-Institut Mines-Télécom [Paris] (IMT)-Centre National de la Recherche Scientifique (CNRS)-Université Bretagne Loire (UBL)-IMT Atlantique (IMT Atlantique)
Subjects: LPWAN, Computer science, interference, channel access, Chirp spread spectrum, Context (language use), 02 engineering and technology, LoRa, [SPI]Engineering Sciences [physics], [INFO.INFO-NI]Computer Science [cs]/Networking and Internet Architecture [cs.NI], 0202 electrical engineering, electronic engineering, information engineering, Wireless, [INFO]Computer Science [cs], ComputingMilieux_MISCELLANEOUS, business.industry, Physical layer, 020206 networking & telecommunications, 021001 nanoscience & nanotechnology, Single antenna interference cancellation, Scalability, 0210 nano-technology, business, Telecommunications, performance, De facto standard
Abstract: International audience; Recently, Low-Power Wide Area Networks (LPWAN) play a key role in the Internet-of-Things (IoT) maturation process. Under the LPWAN broad term are a variety of technologies enabling power efficient wireless communication over very long distances. For instance, technologies based on ultra-narrow band modulation (UNB)–for example SigFox–or Chirp Spread Spectrum modulation (CSS)–for example LoRa–have become de facto standards in the IoT ecosystem. Given the incredible worldwide uptake of LPWAN networks for a large variety of innovative IoT applications, including multimedia sensors, it is important to understand the challenges behind large scale and dense LPWAN deployment, especially because both Sigfox and LoRa networks are currently deployed in unlicensed bands. This situation is most likely not going to change, at least in the next few years, as working in the unlicensed band allows for a much quicker uptake of the technology. This chapter has a particular focus on LoRa technology as it can be deployed in a private and ad-hoc manner, making experimental deployments much easier. Existing studies on LoRa scalability and radio channel access mechanisms for LoRa LPWAN will be reviewed and promising approaches will be presented in more details. The chapter will also provide to the readers useful information on the LoRa physical layer, as well as on promising interference mitigation techniques that can be applied such as capture effect and successive interference cancellation. The chapter will also give a large part on experimental results based on real-world deployments of both IoT test-beds and IoT production networks in the context of 3 R&D projects (2 EU H2020 projects–WAZIUP & WAZIHUB–and 1 national ANR project–PERSEPTEUR).
Published: 2020

32. Estimation of Analog/RF Parametric Test Metrics Based on a Multivariate Extreme Value Model

Author: Ahcène Bounceur, Salvador Mir, Kamel Beznia, Reinhardt Euler, Lab-STICC_UBS_CACS_MOCS, Laboratoire des sciences et techniques de l'information, de la communication et de la connaissance (Lab-STICC), École Nationale d'Ingénieurs de Brest (ENIB)-Université de Bretagne Sud (UBS)-Université de Brest (UBO)-École Nationale Supérieure de Techniques Avancées Bretagne (ENSTA Bretagne)-Institut Mines-Télécom [Paris] (IMT)-Centre National de la Recherche Scientifique (CNRS)-Université Bretagne Loire (UBL)-IMT Atlantique Bretagne-Pays de la Loire (IMT Atlantique), Institut Mines-Télécom [Paris] (IMT)-École Nationale d'Ingénieurs de Brest (ENIB)-Université de Bretagne Sud (UBS)-Université de Brest (UBO)-École Nationale Supérieure de Techniques Avancées Bretagne (ENSTA Bretagne)-Institut Mines-Télécom [Paris] (IMT)-Centre National de la Recherche Scientifique (CNRS)-Université Bretagne Loire (UBL)-IMT Atlantique Bretagne-Pays de la Loire (IMT Atlantique), Institut Mines-Télécom [Paris] (IMT), Techniques of Informatics and Microelectronics for integrated systems Architecture (TIMA), Institut polytechnique de Grenoble - Grenoble Institute of Technology (Grenoble INP)-Centre National de la Recherche Scientifique (CNRS)-Université Grenoble Alpes (UGA), Lab-STICC_UBO_CID_DECIDE, École Nationale d'Ingénieurs de Brest (ENIB)-Université de Bretagne Sud (UBS)-Université de Brest (UBO)-Télécom Bretagne-Institut Brestois du Numérique et des Mathématiques (IBNM), Université de Brest (UBO)-Université européenne de Bretagne - European University of Brittany (UEB)-École Nationale Supérieure de Techniques Avancées Bretagne (ENSTA Bretagne)-Institut Mines-Télécom [Paris] (IMT)-Centre National de la Recherche Scientifique (CNRS)-École Nationale d'Ingénieurs de Brest (ENIB)-Université de Bretagne Sud (UBS)-Université de Brest (UBO)-Télécom Bretagne-Institut Brestois du Numérique et des Mathématiques (IBNM), Université de Brest (UBO)-Université européenne de Bretagne - European University of Brittany (UEB)-École Nationale Supérieure de Techniques Avancées Bretagne (ENSTA Bretagne)-Institut Mines-Télécom [Paris] (IMT)-Centre National de la Recherche Scientifique (CNRS), Lab-STICC_UBO_CACS_MOCS, Institut Brestois du Numérique et des Mathématiques (IBNM), Université de Brest (UBO)-Université de Brest (UBO)-Laboratoire des sciences et techniques de l'information, de la communication et de la connaissance (Lab-STICC), Institut Mines-Télécom [Paris] (IMT)-École Nationale d'Ingénieurs de Brest (ENIB)-Université de Bretagne Sud (UBS)-École Nationale Supérieure de Techniques Avancées Bretagne (ENSTA Bretagne)-Institut Mines-Télécom [Paris] (IMT)-Centre National de la Recherche Scientifique (CNRS)-Université Bretagne Loire (UBL)-IMT Atlantique Bretagne-Pays de la Loire (IMT Atlantique), Techniques de l'Informatique et de la Microélectronique pour l'Architecture des systèmes intégrés (TIMA), Institut polytechnique de Grenoble - Grenoble Institute of Technology (Grenoble INP )-Centre National de la Recherche Scientifique (CNRS)-Université Grenoble Alpes [2016-2019] (UGA [2016-2019]), Institut Mines-Télécom [Paris] (IMT)-Institut Brestois du Numérique et des Mathématiques (IBNM), Université de Brest (UBO), and Université Joseph Fourier - Grenoble 1 (UJF)-Institut polytechnique de Grenoble - Grenoble Institute of Technology (Grenoble INP)-Institut National Polytechnique de Grenoble (INPG)-Centre National de la Recherche Scientifique (CNRS)-Université Grenoble Alpes (UGA)
Subjects: Computer science, statistical modeling, Computation, Monte Carlo method, Probability density function, Statistical model, 02 engineering and technology, Bivariate analysis, analog and mixed-signal test, Computer Graphics and Computer-Aided Design, 020202 computer hardware & architecture, PACS 8542, Cover (topology), test metrics, 0202 electrical engineering, electronic engineering, information engineering, Electrical and Electronic Engineering, [SPI.NANO]Engineering Sciences [physics]/Micro and nanotechnologies/Microelectronics, Extreme value theory, Algorithm, Software, Parametric statistics
Abstract: Analog/RF built-in test (BIT) techniques are essential for reducing the very high costs of specification-based tests and for high-safety applications. The adoption of a BIT technique needs to be decided at the design stage, and this can be facilitated by estimating the test quality in terms of errors such as test escapes ( ${T_{E}}$ ) and yield loss ( ${Y_{L}}$ ). Test quality estimation at the design stage has been traditionally very difficult for analog/RF circuits due to the lack of fault models that properly cover parametric faulty behavior. In recent years, statistical simulation has been considered in combination with learning techniques for the estimation of parametric test metrics. Extreme value theory (EVT) has provided a rigorous tool for the computation of parametric test metrics. However, test metrics estimation has been limited to the use of a univariate model. In this paper, we extend this approach by using a multivariate extreme value model. We illustrate this for the evaluation of an RF LNA BIT technique using a bivariate model.
Published: 2020

33. Numerical implementation of the coupled criterion: Matched asymptotic and full finite element approaches

Author: Eric Martin, Aurélien Doitrand, Dominique Leguillon, Matériaux, ingénierie et science [Villeurbanne] (MATEIS), Université Claude Bernard Lyon 1 (UCBL), Université de Lyon-Université de Lyon-Institut National des Sciences Appliquées de Lyon (INSA Lyon), Université de Lyon-Institut National des Sciences Appliquées (INSA)-Institut National des Sciences Appliquées (INSA)-Centre National de la Recherche Scientifique (CNRS), Lab-STICC_UBS_CACS_MOCS, Laboratoire des sciences et techniques de l'information, de la communication et de la connaissance (Lab-STICC), École Nationale d'Ingénieurs de Brest (ENIB)-Université de Bretagne Sud (UBS)-Université de Brest (UBO)-Télécom Bretagne-Institut Brestois du Numérique et des Mathématiques (IBNM), Université de Brest (UBO)-Université européenne de Bretagne - European University of Brittany (UEB)-École Nationale Supérieure de Techniques Avancées Bretagne (ENSTA Bretagne)-Institut Mines-Télécom [Paris] (IMT)-Centre National de la Recherche Scientifique (CNRS)-École Nationale d'Ingénieurs de Brest (ENIB)-Université de Bretagne Sud (UBS)-Université de Brest (UBO)-Télécom Bretagne-Institut Brestois du Numérique et des Mathématiques (IBNM), Université de Brest (UBO)-Université européenne de Bretagne - European University of Brittany (UEB)-École Nationale Supérieure de Techniques Avancées Bretagne (ENSTA Bretagne)-Institut Mines-Télécom [Paris] (IMT)-Centre National de la Recherche Scientifique (CNRS), Institut Jean Le Rond d'Alembert (DALEMBERT), Centre National de la Recherche Scientifique (CNRS)-Université Pierre et Marie Curie - Paris 6 (UPMC), Science et Ingénierie des Matériaux et Procédés (SIMaP), Institut de Chimie du CNRS (INC)-Centre National de la Recherche Scientifique (CNRS)-Université Grenoble Alpes (UGA)-Institut polytechnique de Grenoble - Grenoble Institute of Technology (Grenoble INP ), Université Grenoble Alpes (UGA), Laboratoire des Composites Thermostructuraux (LCTS), Université de Bordeaux (UB)-Commissariat à l'énergie atomique et aux énergies alternatives (CEA)-Institut de Chimie du CNRS (INC)-Snecma-SAFRAN group-Centre National de la Recherche Scientifique (CNRS), Sorbonne Université (SU)-Centre National de la Recherche Scientifique (CNRS), and Centre National de la Recherche Scientifique (CNRS)-Snecma-SAFRAN group-Université de Bordeaux (UB)-Institut de Chimie du CNRS (INC)-Commissariat à l'énergie atomique et aux énergies alternatives (CEA)
Subjects: Finite element method, Source code, Three point flexural test, media_common.quotation_subject, 0211 other engineering and technologies, Structure (category theory), 02 engineering and technology, 01 natural sciences, Finite fracture mechanics, [SPI.MAT]Engineering Sciences [physics]/Materials, Stress (mechanics), [SPI.MECA.MEMA]Engineering Sciences [physics]/Mechanics [physics.med-ph]/Mechanics of materials [physics.class-ph], 0101 mathematics, ComputingMilieux_MISCELLANEOUS, 021106 design practice & management, media_common, Mathematics, Applied Mathematics, Mathematical analysis, General Engineering, Coupled criterion, [SPI.MECA]Engineering Sciences [physics]/Mechanics [physics.med-ph], Computer Graphics and Computer-Aided Design, 010101 applied mathematics, Brittle fracture, Crack initiation, Analysis, Energy (signal processing)
Abstract: International audience; An implementation of the coupled criterion (CC) for crack initiation simulation in the commercial finite element (FE) code Abaqus/Standard is proposed. This finite fracture mechanics approach allows crack initiation to be modeled by fulfilling simultaneously a stress and an energy conditions, which results in the determination of the loading level and crack length at initiation. Two procedures are considered and compared: the first one relies on matched asymptotic expansions while the second one is based on full FE calculations. The asymptotic approach is computationally more efficient than the second one since it requires less calculations to be performed. However, it is restricted to cases for which the crack initiation length remains small compared to the smallest characteristic dimensions of the studied structure. For such cases, both methods leads to similar results as illustrated by crack initiation modeling of notched specimen under three point bending. The provided source codes and the tutorials help understanding and applying the CC for crack initiation modeling.
Published: 2020

34. Winter is here! A decade of cache-based side-channel attacks, detection & mitigation for RSA

Author: Maria Mushtaq, Vianney Lapotre, Muhammad Asim Mukhtar, Muhammad Khurram Bhatti, Guy Gogniat, ADAptive Computing (ADAC), Laboratoire d'Informatique de Robotique et de Microélectronique de Montpellier (LIRMM), Centre National de la Recherche Scientifique (CNRS)-Université de Montpellier (UM)-Centre National de la Recherche Scientifique (CNRS)-Université de Montpellier (UM), Information Technology University [Lahore] (ITU), Lab-STICC_UBS_CACS_MOCS, Laboratoire des sciences et techniques de l'information, de la communication et de la connaissance (Lab-STICC), Institut Mines-Télécom [Paris] (IMT)-IMT Atlantique Bretagne-Pays de la Loire (IMT Atlantique), Institut Mines-Télécom [Paris] (IMT)-École Nationale d'Ingénieurs de Brest (ENIB)-École Nationale Supérieure de Techniques Avancées Bretagne (ENSTA Bretagne)-Université de Bretagne Sud (UBS)-Université de Brest (UBO)-Centre National de la Recherche Scientifique (CNRS)-Université Bretagne Loire (UBL)-Institut Mines-Télécom [Paris] (IMT)-IMT Atlantique Bretagne-Pays de la Loire (IMT Atlantique), and Institut Mines-Télécom [Paris] (IMT)-École Nationale d'Ingénieurs de Brest (ENIB)-École Nationale Supérieure de Techniques Avancées Bretagne (ENSTA Bretagne)-Université de Bretagne Sud (UBS)-Université de Brest (UBO)-Centre National de la Recherche Scientifique (CNRS)-Université Bretagne Loire (UBL)
Subjects: Computer science, Intel’s x86 architecture, Cryptography, 02 engineering and technology, Computer security, computer.software_genre, law.invention, Countermeasures, [INFO.INFO-CR]Computer Science [cs]/Cryptography and Security [cs.CR], RSA, law, 020204 information systems, 0202 electrical engineering, electronic engineering, information engineering, Cryptosystem, Side channel attack, Side-channel attacks (SCAs), Cache side-channel attacks, business.industry, Caches, Multi-core architecture, Hardware and Architecture, Privacy, Threat model, Information leakage, Key (cryptography), Security, 020201 artificial intelligence & image processing, [INFO.INFO-ES]Computer Science [cs]/Embedded Systems, Cache, Cryptanalysis, business, computer, Software, Information Systems
Abstract: International audience; Timing-based side-channels play an important role in exposing the state of a process execution on underlying hardware by revealing information about timing and access patterns. Side-channel attacks (SCAs) are powerful cryptanalysis techniques that focus on the underlying implementation of cryptographic ciphers during execution rather than attacking the structure of cryptographic functions. This paper reviews cache-based software side-channel attacks, mitigation and detection techniques that target various cryptosystems, particularly RSA, proposed over the last decade (2007–2018). It provides a detailed taxonomy of attacks on RSA cryptosystems and discusses their strengths and weaknesses while attacking different algorithmic implementations of RSA. A threat model is presented based on the cache features that are being leveraged for such attacks across cache hierarchy in computing architectures. The paper also provides a classification of these attacks based on the source of information leakage. It then undertakes a qualitative analysis of secret key retrieval efficiency, complexity, and the features being exploited on target cryptosystems in these attacks. The paper also discusses the mitigation and detection techniques proposed against such attacks and classifies them based on their effectiveness at various levels in caching hardware and leveraged features. Finally, the paper discusses recent trends in attacks, the challenges involved in their mitigation, and future research directions needed to deal with side-channel information leakage.
Published: 2020

35. Meet the Sherlock Holmes’ of Side Channel Leakage: A Survey of Cache SCA Detection Techniques

Author: Akram, Ayaz, Mushtaq, Maria, Bhatti, Muhammad Khurram, Lapotre, Vianney, Gogniat, Guy, University of California [Davis] (UC Davis), University of California, Laboratoire d'Informatique de Robotique et de Microélectronique de Montpellier (LIRMM), Université de Montpellier (UM)-Centre National de la Recherche Scientifique (CNRS), Information Technology University [Lahore] (ITU), Lab-STICC_UBS_CACS_MOCS, Laboratoire des sciences et techniques de l'information, de la communication et de la connaissance (Lab-STICC), École Nationale d'Ingénieurs de Brest (ENIB)-Université de Bretagne Sud (UBS)-Université de Brest (UBO)-Télécom Bretagne-Institut Brestois du Numérique et des Mathématiques (IBNM), Université de Brest (UBO)-Université européenne de Bretagne - European University of Brittany (UEB)-École Nationale Supérieure de Techniques Avancées Bretagne (ENSTA Bretagne)-Institut Mines-Télécom [Paris] (IMT)-Centre National de la Recherche Scientifique (CNRS)-École Nationale d'Ingénieurs de Brest (ENIB)-Université de Bretagne Sud (UBS)-Université de Brest (UBO)-Télécom Bretagne-Institut Brestois du Numérique et des Mathématiques (IBNM), Université de Brest (UBO)-Université européenne de Bretagne - European University of Brittany (UEB)-École Nationale Supérieure de Techniques Avancées Bretagne (ENSTA Bretagne)-Institut Mines-Télécom [Paris] (IMT)-Centre National de la Recherche Scientifique (CNRS), École Nationale d'Ingénieurs de Brest (ENIB)-Université de Bretagne Sud (UBS)-Université de Brest (UBO)-École Nationale Supérieure de Techniques Avancées Bretagne (ENSTA Bretagne)-Institut Mines-Télécom [Paris] (IMT)-Centre National de la Recherche Scientifique (CNRS)-Université Bretagne Loire (UBL)-IMT Atlantique Bretagne-Pays de la Loire (IMT Atlantique), Institut Mines-Télécom [Paris] (IMT)-École Nationale d'Ingénieurs de Brest (ENIB)-Université de Bretagne Sud (UBS)-Université de Brest (UBO)-École Nationale Supérieure de Techniques Avancées Bretagne (ENSTA Bretagne)-Institut Mines-Télécom [Paris] (IMT)-Centre National de la Recherche Scientifique (CNRS)-Université Bretagne Loire (UBL)-IMT Atlantique Bretagne-Pays de la Loire (IMT Atlantique), Institut Mines-Télécom [Paris] (IMT), ADAptive Computing (ADAC), Centre National de la Recherche Scientifique (CNRS)-Université de Montpellier (UM)-Centre National de la Recherche Scientifique (CNRS)-Université de Montpellier (UM), and Centre National de la Recherche Scientifique (CNRS)-Université de Montpellier (UM)
Subjects: [INFO.INFO-AR]Computer Science [cs]/Hardware Architecture [cs.AR], Detection, Anomaly, Cache-based side channel attacks, Machine learning, Cryptography, Survey, Signature detection, ComputingMilieux_MISCELLANEOUS
Abstract: International audience; Cache Side Channel Attacks (SCAs) have gained a lot of attention in the recent past. Since, these attacks exploit the caching hardware vulnerabilities, they are fast and dangerous. Detection of cache side channel attacks is an important step towards mitigating against such hostile entities. Researchers have already proposed different techniques to detect cache side channel attacks. This paper provides a detailed survey of literature related to the state-of-the-art detection techniques for cache based side channel attacks. We identify a set of important characteristics that can be used to characterize a CSCA (cache side channel attack) detection technique. We use the identified features to compare and contrast the most important detection techniques and provide the important observations. We also identify some of the challenges that the research community will have to resolve in future to improve the efficiency of cache side channel detection techniques. To the best of our knowledge, this is the first work to do such a study. We believe that this paper will prove useful to researchers in the area of systems security.
Published: 2020

36. Towards Dynamically Reconfigurable SoCs (DRSoCs) in industrial automation: State of the art, challenges and opportunities

Author: Romain Bevan, Lina Maria Aguilar-Lobo, Gilberto Ochoa-Ruiz, Florent de Lamotte, Jean-Philippe Diguet, Laboratoire Electronique, Informatique et Image [UMR6306] (Le2i), Université de Bourgogne (UB)-École Nationale Supérieure d'Arts et Métiers (ENSAM), Arts et Métiers Sciences et Technologies, HESAM Université (HESAM)-HESAM Université (HESAM)-Arts et Métiers Sciences et Technologies, HESAM Université (HESAM)-HESAM Université (HESAM)-AgroSup Dijon - Institut National Supérieur des Sciences Agronomiques, de l'Alimentation et de l'Environnement-Centre National de la Recherche Scientifique (CNRS), Lab-STICC_UBS_CACS_MOCS, Laboratoire des sciences et techniques de l'information, de la communication et de la connaissance (Lab-STICC), École Nationale d'Ingénieurs de Brest (ENIB)-Université de Bretagne Sud (UBS)-Université de Brest (UBO)-Télécom Bretagne-Institut Brestois du Numérique et des Mathématiques (IBNM), Université de Brest (UBO)-Université européenne de Bretagne - European University of Brittany (UEB)-École Nationale Supérieure de Techniques Avancées Bretagne (ENSTA Bretagne)-Institut Mines-Télécom [Paris] (IMT)-Centre National de la Recherche Scientifique (CNRS)-École Nationale d'Ingénieurs de Brest (ENIB)-Université de Bretagne Sud (UBS)-Université de Brest (UBO)-Télécom Bretagne-Institut Brestois du Numérique et des Mathématiques (IBNM), Université de Brest (UBO)-Université européenne de Bretagne - European University of Brittany (UEB)-École Nationale Supérieure de Techniques Avancées Bretagne (ENSTA Bretagne)-Institut Mines-Télécom [Paris] (IMT)-Centre National de la Recherche Scientifique (CNRS), Institut Mines-Télécom [Paris] (IMT)-IMT Atlantique Bretagne-Pays de la Loire (IMT Atlantique), Institut Mines-Télécom [Paris] (IMT)-École Nationale d'Ingénieurs de Brest (ENIB)-École Nationale Supérieure de Techniques Avancées Bretagne (ENSTA Bretagne)-Université de Bretagne Sud (UBS)-Université de Brest (UBO)-Centre National de la Recherche Scientifique (CNRS)-Université Bretagne Loire (UBL), Laboratoire des sciences et techniques de l'information, de la communication et de la connaissance [Lorient] (Lab-STICC), and Centre National de la Recherche Scientifique (CNRS)-Institut Mines-Télécom [Paris] (IMT)-École Nationale Supérieure de Techniques Avancées Bretagne (ENSTA Bretagne)-Télécom Bretagne-Université de Brest (UBO)-Université de Bretagne Sud (UBS)-École Nationale d'Ingénieurs de Brest (ENIB)-Université européenne de Bretagne - European University of Brittany (UEB)
Subjects: Partial reconfiguration, Computer Networks and Communications, Computer science, Field Programmable Gate-Array, 02 engineering and technology, Artificial Intelligence, Order (exchange), 0202 electrical engineering, electronic engineering, information engineering, IEC 61499 standard, Field-programmable gate array, business.industry, 020208 electrical & electronic engineering, DRSoCs, Control reconfiguration, Distributed control systems, Automation, Reconfigurable computing, [SPI.TRON]Engineering Sciences [physics]/Electronics, 020202 computer hardware & architecture, Architecture framework, Hardware and Architecture, State (computer science), Software engineering, business, Distributed control system, Software
Abstract: International audience; In this paper we analyze the state of the IEC 61499 standard for the specification of distributed control systems (DCS). First, we discuss the limitations of previous efforts regarding the implementation of DCS, as well as the rationale for the introduction of the IEC 61499. Then, we embark in a succinct analysis of the standard and the associated models for DCS platforms, outlining the main barriers that have hindered its widespread adoption. We argue that a common architectural framework (which is currently lacking) for implementing full-fledged IEC 61499 is necessary, especially if features such as fine-grained distribution and reconfiguration are to be supported. We posit that Dynamically Reconfigurable Systems on Chip (DRSoCs) represent an excellent implementation choice for enabling such platforms,thanks to the strides made by the reconfigurable computing community in recent years, in terms of tools for implementing such systems, but also in new architectural principles and design paradigms based on Reconfigurable OSes. Moreover, we provide some compelling reasons for bringing those two domains together, as well as the challenges that need to be overcome in order to harmonize both efforts.
Published: 2018

37. FPGA Implementation and Comparison of Protections against SCAs for RLWE

Author: Arnaud Tisserand, Karim Bigou, Timo Zijlstra, Lab-STICC_UBS_CACS_MOCS, Laboratoire des sciences et techniques de l'information, de la communication et de la connaissance (Lab-STICC), École Nationale d'Ingénieurs de Brest (ENIB)-Université de Bretagne Sud (UBS)-Université de Brest (UBO)-École Nationale Supérieure de Techniques Avancées Bretagne (ENSTA Bretagne)-Institut Mines-Télécom [Paris] (IMT)-Centre National de la Recherche Scientifique (CNRS)-Université Bretagne Loire (UBL)-IMT Atlantique Bretagne-Pays de la Loire (IMT Atlantique), Institut Mines-Télécom [Paris] (IMT)-École Nationale d'Ingénieurs de Brest (ENIB)-Université de Bretagne Sud (UBS)-Université de Brest (UBO)-École Nationale Supérieure de Techniques Avancées Bretagne (ENSTA Bretagne)-Institut Mines-Télécom [Paris] (IMT)-Centre National de la Recherche Scientifique (CNRS)-Université Bretagne Loire (UBL)-IMT Atlantique Bretagne-Pays de la Loire (IMT Atlantique), Institut Mines-Télécom [Paris] (IMT), Lab-STICC_UBO_CACS_MOCS, Institut Brestois du Numérique et des Mathématiques (IBNM), Université de Brest (UBO)-Université de Brest (UBO)-Laboratoire des sciences et techniques de l'information, de la communication et de la connaissance (Lab-STICC), Institut Mines-Télécom [Paris] (IMT)-École Nationale d'Ingénieurs de Brest (ENIB)-Université de Bretagne Sud (UBS)-École Nationale Supérieure de Techniques Avancées Bretagne (ENSTA Bretagne)-Institut Mines-Télécom [Paris] (IMT)-Centre National de la Recherche Scientifique (CNRS)-Université Bretagne Loire (UBL)-IMT Atlantique Bretagne-Pays de la Loire (IMT Atlantique), and Bourse de thèse PEC/DGA/Région Bretagne
Subjects: Shuffling, Computer science, [INFO.INFO-AO]Computer Science [cs]/Computer Arithmetic, 02 engineering and technology, Parallel computing, masking, randomization, shuffling, ring learning with errors, [INFO.INFO-CR]Computer Science [cs]/Cryptography and Security [cs.CR], 020204 information systems, 0202 electrical engineering, electronic engineering, information engineering, 020201 artificial intelligence & image processing, Fpga implementations, blinding, Side channel attack, [SPI.NANO]Engineering Sciences [physics]/Micro and nanotechnologies/Microelectronics, Field-programmable gate array, side channel attack
Abstract: International audience; We present various FPGA implementations of protections against SCAs for RLWE-based PKE. We implemented the main solutions from the state of the art with improved variants. We also propose a new protection based on a redundant representation of the ring elements to randomize computations. We compare the implementation results of all these solutions.
Published: 2019

38. Exaggerated expectations in ancient starch research and the need for new taphonomic and authenticity criteria

Author: Steve Larter, Tolutope Akeju, Matthew J. Collins, Laura Longo, Jamie Inwood, Mariam Bundala, Alison Crowther, Makarius Itambu, María Soto, Hermine Xhauflair, J. H. Kim, Ramaswami Sammynaiken, Melisa Brown, Julio Mercader, Amanda G. Henry, Robert Patalano, Robert T. Tyler, Les Copeland, Peter F. Dunfield, Thomas B. P. Oldenburg, Centre for Ultrahigh Bandwidth Devices for Optical Systems (CUDOS), The University of Sydney, University of Calgary, Musei Civici Fiorentini, Lab-STICC_UBS_CACS_MOCS, Laboratoire des sciences et techniques de l'information, de la communication et de la connaissance (Lab-STICC), École Nationale d'Ingénieurs de Brest (ENIB)-Université de Bretagne Sud (UBS)-Université de Brest (UBO)-Télécom Bretagne-Institut Brestois du Numérique et des Mathématiques (IBNM), Université de Brest (UBO)-Université européenne de Bretagne - European University of Brittany (UEB)-École Nationale Supérieure de Techniques Avancées Bretagne (ENSTA Bretagne)-Institut Mines-Télécom [Paris] (IMT)-Centre National de la Recherche Scientifique (CNRS)-École Nationale d'Ingénieurs de Brest (ENIB)-Université de Bretagne Sud (UBS)-Université de Brest (UBO)-Télécom Bretagne-Institut Brestois du Numérique et des Mathématiques (IBNM), Université de Brest (UBO)-Université européenne de Bretagne - European University of Brittany (UEB)-École Nationale Supérieure de Techniques Avancées Bretagne (ENSTA Bretagne)-Institut Mines-Télécom [Paris] (IMT)-Centre National de la Recherche Scientifique (CNRS), Al, Tom A., and School of Art, Design and Media
Subjects: 010506 paleontology, History, Exploit, [SHS.ARCHEO]Humanities and Social Sciences/Archaeology and Prehistory, 01 natural sciences, ancient starch, Human ecology, 0601 history and archaeology, Cultural complexity, biomolecular archaeology, Adaptation (computer science), lcsh:Science, ComputingMilieux_MISCELLANEOUS, 0105 earth and related environmental sciences, Multidisciplinary, authenticity criteria, 060102 archaeology, elemental and structural characterisation, taphonomy, Environmental ethics, 06 humanities and the arts, Art history [Visual arts and music], Authentication (law), Starch granule, Identification (biology), lcsh:Q, lcsh:L, lcsh:Education
Abstract: Ancient starch research illuminates aspects of human ecology and economic botany that drove human evolution and cultural complexity over time, with a special emphasis on past technology, diet, health, and adaptation to changing environments and socio-economic systems. However, lapses in prevailing starch research demonstrate the exaggerated expectations for the field that have been generated over the last few decades. This includes an absence of explanation for the millennial-scale survivability of a biochemically degradable polymer, and difficulties in establishing authenticity and taxonomic identification. This paper outlines new taphonomic and authenticity criteria to guide future work toward designing research programs that fully exploit the potential of ancient starch while considering growing demands from readers, editors, and reviewers that look for objective compositional identification of putatively ancient starch granules.
Published: 2018

39. The Eldgjá eruption: timing, long-range impacts and influence on the Christianisation of Iceland

Author: Markus Stoffel, Andy Orchard, Ulf Büntgen, Sébastien Guillet, Michael Sigl, Clive Oppenheimer, Timothy P. Newfield, Nicola Di Cosmo, Christophe Corona, Laboratory of Dendrogeomorphology, Department of Geosciences, Lab-STICC_UBS_CACS_MOCS, Laboratoire des sciences et techniques de l'information, de la communication et de la connaissance (Lab-STICC), École Nationale d'Ingénieurs de Brest (ENIB)-Université de Bretagne Sud (UBS)-Université de Brest (UBO)-Télécom Bretagne-Institut Brestois du Numérique et des Mathématiques (IBNM), Université de Brest (UBO)-Université européenne de Bretagne - European University of Brittany (UEB)-École Nationale Supérieure de Techniques Avancées Bretagne (ENSTA Bretagne)-Institut Mines-Télécom [Paris] (IMT)-Centre National de la Recherche Scientifique (CNRS)-École Nationale d'Ingénieurs de Brest (ENIB)-Université de Bretagne Sud (UBS)-Université de Brest (UBO)-Télécom Bretagne-Institut Brestois du Numérique et des Mathématiques (IBNM), Université de Brest (UBO)-Université européenne de Bretagne - European University of Brittany (UEB)-École Nationale Supérieure de Techniques Avancées Bretagne (ENSTA Bretagne)-Institut Mines-Télécom [Paris] (IMT)-Centre National de la Recherche Scientifique (CNRS), Laboratoire de Géographie Physique et Environnementale (GEOLAB), Centre National de la Recherche Scientifique (CNRS)-Institut Sciences de l'Homme et de la Société (IR SHS UNILIM), Université de Limoges (UNILIM)-Université de Limoges (UNILIM)-Université Blaise Pascal - Clermont-Ferrand 2 (UBP)-Université Clermont Auvergne (UCA), Paul Scherrer Institute (PSI), Swiss Federal Institute for Forest, Snow and Avalanche Research WSL, Université Blaise Pascal - Clermont-Ferrand 2 (UBP)-Université Clermont Auvergne [2017-2020] (UCA [2017-2020])-Université Clermont Auvergne (UCA)-Institut Sciences de l'Homme et de la Société (IR SHS UNILIM), Université de Limoges (UNILIM)-Université de Limoges (UNILIM)-Centre National de la Recherche Scientifique (CNRS), Swiss Federal Institute for Forest, Snow and Landscape Research WSL, Université européenne de Bretagne - European University of Brittany (UEB)-École Nationale d'Ingénieurs de Brest (ENIB)-Université de Bretagne Sud (UBS)-Université de Brest (UBO)-Télécom Bretagne-Institut Brestois du Numérique et des Mathématiques (IBNM), Université de Brest (UBO)-École Nationale Supérieure de Techniques Avancées Bretagne (ENSTA Bretagne)-Institut Mines-Télécom [Paris] (IMT)-Centre National de la Recherche Scientifique (CNRS)-Université européenne de Bretagne - European University of Brittany (UEB)-École Nationale d'Ingénieurs de Brest (ENIB)-Université de Bretagne Sud (UBS)-Université de Brest (UBO)-Télécom Bretagne-Institut Brestois du Numérique et des Mathématiques (IBNM), Université de Brest (UBO)-École Nationale Supérieure de Techniques Avancées Bretagne (ENSTA Bretagne)-Institut Mines-Télécom [Paris] (IMT)-Centre National de la Recherche Scientifique (CNRS), Université Blaise Pascal - Clermont-Ferrand 2 (UBP)-Institut Sciences de l'Homme et de la Société (IR SHS UNILIM), Université de Limoges (UNILIM)-Université de Limoges (UNILIM)-Université Clermont Auvergne [2017-2020] (UCA [2017-2020])-Centre National de la Recherche Scientifique (CNRS)-Université Clermont Auvergne (UCA), Oppenheimer, Clive [0000-0003-4506-7260], and Apollo - University of Cambridge Repository
Subjects: Atmospheric Science, History, 010504 meteorology & atmospheric sciences, Lava, [SDE.MCG]Environmental Sciences/Global Changes, Climate change, 010502 geochemistry & geophysics, 01 natural sciences, Article, ddc:550, Dendrochronology, ComputingMilieux_MISCELLANEOUS, 0105 earth and related environmental sciences, ddc:333.7-333.9, Global and Planetary Change, geography, geography.geographical_feature_category, Vulcanian eruption, Flood myth, Northern Hemisphere, [SHS.GEO]Humanities and Social Sciences/Geography, Volcano, 13. Climate action, Conversion to Christianity, Physical geography, 0406 Physical Geography and Environmental Geoscience
Abstract: The Eldgjá lava flood is considered Iceland’s largest volcanic eruption of the Common Era. While it is well established that it occurred after the Settlement of Iceland (circa 874 CE), the date of this great event has remained uncertain. This has hampered investigation of the eruption’s impacts, if any, on climate and society. Here, we use high-temporal resolution glaciochemical records from Greenland to show that the eruption began in spring 939 CE and continued, at least episodically, until at least autumn 940 CE. Contemporary chronicles identify the spread of a remarkable haze in 939 CE, and tree ring-based reconstructions reveal pronounced northern hemisphere summer cooling in 940 CE, consistent with the eruption’s high yield of sulphur to the atmosphere. Consecutive severe winters and privations may also be associated with climatic effects of the volcanic aerosol veil. Iceland’s formal conversion to Christianity dates to 999/1000 CE, within two generations or so of the Eldgjá eruption. The end of the pagan pantheon is foretold in Iceland’s renowned medieval poem, Vǫluspá (‘the prophecy of the seeress’). Several lines of the poem describe dramatic eruptive activity and attendant meteorological effects in an allusion to the fiery terminus of the pagan gods. We suggest that they draw on first-hand experiences of the Eldgjá eruption and that this retrospection of harrowing volcanic events in the poem was intentional, with the purpose of stimulating Iceland’s Christianisation over the latter half of the tenth century. Electronic supplementary material The online version of this article (10.1007/s10584-018-2171-9) contains supplementary material, which is available to authorized users.
Published: 2018

40. Application Deployment Strategies for Spatial Isolation on Many-Core Accelerators

Author: Philipp Wehner, Diana Gohringer, Maria Mendez Real, Guy Gogniat, Vianney Lapotre, Lab-STICC_UBS_CACS_MOCS, Laboratoire des sciences et techniques de l'information, de la communication et de la connaissance (Lab-STICC), École Nationale d'Ingénieurs de Brest (ENIB)-Université de Bretagne Sud (UBS)-Université de Brest (UBO)-Télécom Bretagne-Institut Brestois du Numérique et des Mathématiques (IBNM), Université de Brest (UBO)-Université européenne de Bretagne - European University of Brittany (UEB)-École Nationale Supérieure de Techniques Avancées Bretagne (ENSTA Bretagne)-Institut Mines-Télécom [Paris] (IMT)-Centre National de la Recherche Scientifique (CNRS)-École Nationale d'Ingénieurs de Brest (ENIB)-Université de Bretagne Sud (UBS)-Université de Brest (UBO)-Télécom Bretagne-Institut Brestois du Numérique et des Mathématiques (IBNM), Université de Brest (UBO)-Université européenne de Bretagne - European University of Brittany (UEB)-École Nationale Supérieure de Techniques Avancées Bretagne (ENSTA Bretagne)-Institut Mines-Télécom [Paris] (IMT)-Centre National de la Recherche Scientifique (CNRS), and Ruhr-Universität Bochum [Bochum]
Subjects: 021110 strategic, defence & security studies, Emerging technologies, Computer science, Distributed computing, 0211 other engineering and technologies, 02 engineering and technology, [SPI.TRON]Engineering Sciences [physics]/Electronics, 020202 computer hardware & architecture, Search engine, Many core, Hardware and Architecture, Software deployment, 0202 electrical engineering, electronic engineering, information engineering, Spatial isolation, Overhead (computing), Cache, Software
Abstract: International audience; Current cache side-channel attacks (SCAs) countermeasures have not been designed for many-core architectures and need to be revisited in order to be practical for these new technologies. Spatial isolation of resources for sensitive applications has been proposed taking advantage of the large number of resources offered by these architectures. This solution avoids cache sharing with sensitive processes. Consequently, their cache activity cannot be monitored and cache SCA cannot be performed. This work focuses on the implementation of this technique in order to minimize the induced performance overhead. Different strategies for the management of isolated secure zones are implemented and compared. CCS Concepts: •Security and privacy → Domain-specific security and privacy architectures
Published: 2018

41. Locality-aware task scheduling for homogeneous parallel computing systems

Author: Isil Oz, Konstantin Popov, Muhammad Khurram Bhatti, Maria Mushtaq, Sarah Amin, Umer Farooq, Mats Brorsson, COMSATS Institute of Information Technology [Islamabad] (CIIT), Information Technology University [Lahore] (ITU), Izmir Institute of Technology (IZTECH), Lab-STICC_UBS_CACS_MOCS, Laboratoire des sciences et techniques de l'information, de la communication et de la connaissance (Lab-STICC), École Nationale d'Ingénieurs de Brest (ENIB)-Université de Bretagne Sud (UBS)-Université de Brest (UBO)-École Nationale Supérieure de Techniques Avancées Bretagne (ENSTA Bretagne)-Institut Mines-Télécom [Paris] (IMT)-Centre National de la Recherche Scientifique (CNRS)-Université Bretagne Loire (UBL)-IMT Atlantique Bretagne-Pays de la Loire (IMT Atlantique), Institut Mines-Télécom [Paris] (IMT)-École Nationale d'Ingénieurs de Brest (ENIB)-Université de Bretagne Sud (UBS)-Université de Brest (UBO)-École Nationale Supérieure de Techniques Avancées Bretagne (ENSTA Bretagne)-Institut Mines-Télécom [Paris] (IMT)-Centre National de la Recherche Scientifique (CNRS)-Université Bretagne Loire (UBL)-IMT Atlantique Bretagne-Pays de la Loire (IMT Atlantique), Institut Mines-Télécom [Paris] (IMT), Department of Electrical and Computer Engineering, Dhofar University, Salalah, SICS, Swedish Institute of Computer Science [Stockholm] (SICS), Royal Institute of Technology [Stockholm] (KTH ), Institut Mines-Télécom [Paris] (IMT)-IMT Atlantique Bretagne-Pays de la Loire (IMT Atlantique), Institut Mines-Télécom [Paris] (IMT)-École Nationale d'Ingénieurs de Brest (ENIB)-École Nationale Supérieure de Techniques Avancées Bretagne (ENSTA Bretagne)-Université de Bretagne Sud (UBS)-Université de Brest (UBO)-Centre National de la Recherche Scientifique (CNRS)-Université Bretagne Loire (UBL)-Institut Mines-Télécom [Paris] (IMT)-IMT Atlantique Bretagne-Pays de la Loire (IMT Atlantique), Institut Mines-Télécom [Paris] (IMT)-École Nationale d'Ingénieurs de Brest (ENIB)-École Nationale Supérieure de Techniques Avancées Bretagne (ENSTA Bretagne)-Université de Bretagne Sud (UBS)-Université de Brest (UBO)-Centre National de la Recherche Scientifique (CNRS)-Université Bretagne Loire (UBL), Dhofar University, Öz, Işıl, and Izmir Institute of Technology. Computer Engineering
Subjects: Parallel computing, Computer science, Heuristic (computer science), Embedded systems, Distributed computing, 02 engineering and technology, Reuse, Directed acyclic graph, Theoretical Computer Science, Abstraction layer, Scheduling (computing), Software, Homogeneous systems, Multicore scheduling, 0202 electrical engineering, electronic engineering, information engineering, ComputingMilieux_MISCELLANEOUS, 020203 distributed computing, Numerical Analysis, business.industry, Locality, Load balancing (computing), Computer Science Applications, Computational Mathematics, Computational Theory and Mathematics, [INFO.INFO-ES]Computer Science [cs]/Embedded Systems, 020201 artificial intelligence & image processing, Cache, business
Abstract: In systems with complex many-core cache hierarchy, exploiting data locality can significantly reduce execution time and energy consumption of parallel applications. Locality can be exploited at various hardware and software layers. For instance, by implementing private and shared caches in a multi-level fashion, recent hardware designs are already optimised for locality. However, this would all be useless if the software scheduling does not cast the execution in a manner that promotes locality available in the programs themselves. Since programs for parallel systems consist of tasks executed simultaneously, task scheduling becomes crucial for the performance in multi-level cache architectures. This paper presents a heuristic algorithm for homogeneous multi-core systems called locality-aware task scheduling (LeTS). The LeTS heuristic is a work-conserving algorithm that takes into account both locality and load balancing in order to reduce the execution time of target applications. The working principle of LeTS is based on two distinctive phases, namely; working task group formation phase (WTG-FP) and working task group ordering phase (WTG-OP). The WTG-FP forms groups of tasks in order to capture data reuse across tasks while the WTG-OP determines an optimal order of execution for task groups that minimizes the reuse distance of shared data between tasks. We have performed experiments using randomly generated task graphs by varying three major performance parameters, namely: (1) communication to computation ratio (CCR) between 0.1 and 1.0, (2) application size, i.e., task graphs comprising of 50-, 100-, and 300-tasks per graph, and (3) number of cores with 2-, 4-, 8-, and 16-cores execution scenarios. We have also performed experiments using selected real-world applications. The LeTS heuristic reduces overall execution time of applications by exploiting inter-task data locality. Results show that LeTS outperforms state-of-the-art algorithms in amortizing inter-task communication cost.
Published: 2017

42. Energy Savings in Networks-on-Chip with Smart Temporal Shielding

Author: André Rossi, Johann Laurent, Pierre Bomel, Erwan Moréac, Lab-STICC_UBS_CACS_MOCS, Laboratoire des sciences et techniques de l'information, de la communication et de la connaissance (Lab-STICC), École Nationale d'Ingénieurs de Brest (ENIB)-Université de Bretagne Sud (UBS)-Université de Brest (UBO)-Télécom Bretagne-Institut Brestois du Numérique et des Mathématiques (IBNM), Université de Brest (UBO)-Université européenne de Bretagne - European University of Brittany (UEB)-École Nationale Supérieure de Techniques Avancées Bretagne (ENSTA Bretagne)-Institut Mines-Télécom [Paris] (IMT)-Centre National de la Recherche Scientifique (CNRS)-École Nationale d'Ingénieurs de Brest (ENIB)-Université de Bretagne Sud (UBS)-Université de Brest (UBO)-Télécom Bretagne-Institut Brestois du Numérique et des Mathématiques (IBNM), Université de Brest (UBO)-Université européenne de Bretagne - European University of Brittany (UEB)-École Nationale Supérieure de Techniques Avancées Bretagne (ENSTA Bretagne)-Institut Mines-Télécom [Paris] (IMT)-Centre National de la Recherche Scientifique (CNRS), Laboratoire d'Etudes et de Recherche en Informatique d'Angers (LERIA), and Université d'Angers (UA)
Subjects: [INFO.INFO-AR]Computer Science [cs]/Hardware Architecture [cs.AR], Interconnection, INTERCONNECT, business.industry, Computer science, CROSSTALK, Hardware_PERFORMANCEANDRELIABILITY, Energy consumption, Energy minimization, 7. Clean energy, Bottleneck, [SPI.TRON]Engineering Sciences [physics]/Electronics, ENERGY OPTIMIZATION, Network on a chip, Power consumption, Embedded system, Electromagnetic shielding, Hardware_INTEGRATEDCIRCUITS, NETWORK-ON-CHIP, [INFO.INFO-ES]Computer Science [cs]/Embedded Systems, Electrical and Electronic Engineering, Networks on chip, business, ENERGY CONSUMPTION
Abstract: International audience; Networks-on-Chip (NoCs) are recognized to be the solution to address the communication bottleneck in many-core systems. As the NoC represents a significant part of the system power consumption, NoC energy consumption optimization is a challenging task. In this paper, we propose a shieldingtechnique enhanced for NoCs and we evaluate its efficiency by comparing it to the best achievable energy saving. Then, we propose a shielding generator and its architecture to balance performances and energy saving. Results are carried out on a NoC simulator under synthetic traffics and application based traffics. These results show up to 13% of total energy saving and the impact on performances can be reduced by 33% compared to already existing shielding techniques.
Published: 2017

43. Embedded context aware diagnosis for a UAV SoC platform

Author: Jean-Philippe Diguet, Reinhardt Euler, Sara Zermani, Chabha Hireche, Catherine Dezan, Lab-STICC_UBO_CACS_MOCS, Laboratoire des sciences et techniques de l'information, de la communication et de la connaissance (Lab-STICC), École Nationale d'Ingénieurs de Brest (ENIB)-Université de Bretagne Sud (UBS)-Université de Brest (UBO)-Télécom Bretagne-Institut Brestois du Numérique et des Mathématiques (IBNM), Université de Brest (UBO)-Université européenne de Bretagne - European University of Brittany (UEB)-École Nationale Supérieure de Techniques Avancées Bretagne (ENSTA Bretagne)-Institut Mines-Télécom [Paris] (IMT)-Centre National de la Recherche Scientifique (CNRS)-École Nationale d'Ingénieurs de Brest (ENIB)-Université de Bretagne Sud (UBS)-Université de Brest (UBO)-Télécom Bretagne-Institut Brestois du Numérique et des Mathématiques (IBNM), Université de Brest (UBO)-Université européenne de Bretagne - European University of Brittany (UEB)-École Nationale Supérieure de Techniques Avancées Bretagne (ENSTA Bretagne)-Institut Mines-Télécom [Paris] (IMT)-Centre National de la Recherche Scientifique (CNRS), Lab-STICC_UBO_CID_DECIDE, Lab-STICC_UBS_CACS_MOCS, PICS SWARMS, CominLabs Project ANR-10-LABX-07-01,RELIASIC, ANR-15-CE24-0022,HPeC,Calcul Haute Performance embarqué, auto-adaptatif et efficace énergiquement. Cas des drones.(2015), Université de Brest (UBO)-Laboratoire des sciences et techniques de l'information, de la communication et de la connaissance (Lab-STICC), Université de Brest (UBO)-Université européenne de Bretagne - European University of Brittany (UEB)-École Nationale Supérieure de Techniques Avancées Bretagne (ENSTA Bretagne)-Institut Mines-Télécom [Paris] (IMT)-Centre National de la Recherche Scientifique (CNRS)-École Nationale d'Ingénieurs de Brest (ENIB)-Université de Bretagne Sud (UBS)-Télécom Bretagne-Institut Brestois du Numérique et des Mathématiques (IBNM), and ANR-10-LABX-0007,COMIN Labs,Digital Communication and Information Sciences for the Future Internet(2010)
Subjects: Health Management, Computer Networks and Communications, Computer science, Real-time computing, Context (language use), 02 engineering and technology, Task (project management), Artificial Intelligence, 020204 information systems, 0202 electrical engineering, electronic engineering, information engineering, Field-programmable gate array, FMEA, FPGA, Focus (computing), business.industry, [INFO.INFO-PF]Computer Science [cs]/Performance [cs.PF], Embedded software, Hardware and Architecture, Embedded system, Component-based software engineering, Bayesian Networks, [INFO.INFO-ES]Computer Science [cs]/Embedded Systems, 020201 artificial intelligence & image processing, SoC, business, Failure mode and effects analysis, Software
Abstract: International audience; Autonomous Unmanned Aerial Vehicles (UAVs) operate under uncertain environmental conditions and canhave to face unexpected obstacles, weather changes and sensor or hardware/software component failures. Insuch situations, the UAV must be able to detect and locate the failure and to take adequate recovery actions.In this paper, we focus on the Health Management of the system depending on the context of the mission. Thetask of this Health Management is to monitor the status of the system components based on observations fromsensors and appearance contexts, and it is designed by means of Bayesian Networks arising from the FailureMode and Effects Analysis. We jointly introduce a framework to generate embedded software and hardwareimplementations for online and real-time observations, which are demonstrated on a Hybrid CPU/FPGA Zynqplatform.
Published: 2017

44. Dimensionality reduction in data mining: A Copula approach

Author: A-Kamel Tari, Rima Houari, Reinhardt Euler, Ahcène Bounceur, M-Tahar Kechadi, Laboratoire des Réseaux et Systèmes Distribués (ReSyD), Université Abderrahmane Mira [Béjaïa], Lab-STICC_UBO_CACS_MOCS, Laboratoire des sciences et techniques de l'information, de la communication et de la connaissance (Lab-STICC), École Nationale d'Ingénieurs de Brest (ENIB)-Université de Bretagne Sud (UBS)-Université de Brest (UBO)-Télécom Bretagne-Institut Brestois du Numérique et des Mathématiques (IBNM), Université de Brest (UBO)-Université européenne de Bretagne - European University of Brittany (UEB)-École Nationale Supérieure de Techniques Avancées Bretagne (ENSTA Bretagne)-Institut Mines-Télécom [Paris] (IMT)-Centre National de la Recherche Scientifique (CNRS)-École Nationale d'Ingénieurs de Brest (ENIB)-Université de Bretagne Sud (UBS)-Université de Brest (UBO)-Télécom Bretagne-Institut Brestois du Numérique et des Mathématiques (IBNM), Université de Brest (UBO)-Université européenne de Bretagne - European University of Brittany (UEB)-École Nationale Supérieure de Techniques Avancées Bretagne (ENSTA Bretagne)-Institut Mines-Télécom [Paris] (IMT)-Centre National de la Recherche Scientifique (CNRS), Université de Brest (UBO), School of Computer Science and Informatics [Dublin], University College Dublin [Dublin] (UCD), Lab-STICC_UBS_CACS_MOCS, Université de Brest (UBO)-Laboratoire des sciences et techniques de l'information, de la communication et de la connaissance (Lab-STICC), and Université de Brest (UBO)-Université européenne de Bretagne - European University of Brittany (UEB)-École Nationale Supérieure de Techniques Avancées Bretagne (ENSTA Bretagne)-Institut Mines-Télécom [Paris] (IMT)-Centre National de la Recherche Scientifique (CNRS)-École Nationale d'Ingénieurs de Brest (ENIB)-Université de Bretagne Sud (UBS)-Télécom Bretagne-Institut Brestois du Numérique et des Mathématiques (IBNM)
Subjects: Multivariate statistics, Data pre-processing, Computer science, Multi-dimensional Sampling, 02 engineering and technology, computer.software_genre, Activity recognition, Artificial Intelligence, 0202 electrical engineering, electronic engineering, information engineering, [INFO]Computer Science [cs], Copulas, Dimension (data warehouse), Data mining, business.industry, Dimensionality reduction, Substitution (logic), General Engineering, Sampling (statistics), 020206 networking & telecommunications, Pattern recognition, Computer Science Applications, 020201 artificial intelligence & image processing, Artificial intelligence, Noise (video), business, computer
Abstract: International audience; Sampling-based dimensionality reduction technique•Eliminating linearly redundant combined dimensions•Providing a convenient way to generate correlated multivariate random variables•Maintaining the integrity of the original information•Reducing the dimension of data space without losing important information The recent trends in collecting huge and diverse datasets have created a great challenge in data analysis. One of the characteristics of these gigantic datasets is that they often have significant amounts of redundancies. The use of very large multi-dimensional data will result in more noise, redundant data, and the possibility of unconnected data entities. To efficiently manipulate data represented in a high-dimensional space and to address the impact of redundant dimensions on the final results, we propose a new technique for the dimensionality reduction using Copulas and the LU-decomposition (Forward Substitution) method. The proposed method is compared favorably with existing approaches on real-world datasets: Diabetes, Waveform, two versions of Human Activity Recognition based on Smartphone, and Thyroid Datasets taken from machine learning repository in terms of dimensionality reduction and efficiency of the method, which are performed on statistical and classification measures.
Published: 2016

45. Multi-Context TCAM Based Selective Computing Architecture for a Low-Power NN

Author: Ren Arakawa, Naoya Onizawa, Jean-Philippe Diguet, Takahiro Hanyu, Tohoku University [Sendai], Lab-STICC_UBS_CACS_MOCS, Laboratoire des sciences et techniques de l'information, de la communication et de la connaissance (Lab-STICC), École Nationale d'Ingénieurs de Brest (ENIB)-Université de Bretagne Sud (UBS)-Université de Brest (UBO)-Télécom Bretagne-Institut Brestois du Numérique et des Mathématiques (IBNM), Université de Brest (UBO)-Université européenne de Bretagne - European University of Brittany (UEB)-École Nationale Supérieure de Techniques Avancées Bretagne (ENSTA Bretagne)-Institut Mines-Télécom [Paris] (IMT)-Centre National de la Recherche Scientifique (CNRS)-École Nationale d'Ingénieurs de Brest (ENIB)-Université de Bretagne Sud (UBS)-Université de Brest (UBO)-Télécom Bretagne-Institut Brestois du Numérique et des Mathématiques (IBNM), Université de Brest (UBO)-Université européenne de Bretagne - European University of Brittany (UEB)-École Nationale Supérieure de Techniques Avancées Bretagne (ENSTA Bretagne)-Institut Mines-Télécom [Paris] (IMT)-Centre National de la Recherche Scientifique (CNRS), and Invited Prof. Tohoku University
Subjects: Very-large-scale integration, Hardware architecture, [INFO.INFO-AR]Computer Science [cs]/Hardware Architecture [cs.AR], Hardware_MEMORYSTRUCTURES, ComputingMilieux_THECOMPUTINGPROFESSION, business.industry, Computer science, 020208 electrical & electronic engineering, Context (language use), 02 engineering and technology, Content-addressable memory, Convolutional neural network, GeneralLiterature_MISCELLANEOUS, 020202 computer hardware & architecture, Power (physics), ComputingMilieux_GENERAL, CMOS, 0202 electrical engineering, electronic engineering, information engineering, Multiplication, Hardware_ARITHMETICANDLOGICSTRUCTURES, business, Computer hardware, ComputingMilieux_MISCELLANEOUS
Abstract: In this paper, we propose an energy-efficient hardware architecture that consists of multipliers and a non-volatile Multi-Context Ternary Content-Addressable Memory (MC-TCAM), where a CMOS/magnetic tunnel junction (MTJ) devices-hybrid circuit technique is used. If the input data stored in MC-TCAMs is appeared, the corresponding multiplication result is obtained from the MC-TCAM, resulting in the energy-efficiency. In addition, as the upper bits of the input data could be cut in a target application, the memory capacity of the MC-TCAM becomes small, which reduces power consumption in the MC-TCAMs. In case of speech command recognition, the proposed architecture reduces the power consumption by 45% at the multiplication of a CNN keeping the accuracy using TSMC 65-nm CMOS and a MTJ model.
Published: 2019

46. Crossbar Memory Architecture Performing Memristor Overwrite Logic

Author: Khaled Alhaj Ali, Mostafa Rizk, Jean-Philippe Diguet, Jalal Jomaah, Amer Baghdadi, Département Electronique (IMT Atlantique - ELEC), IMT Atlantique Bretagne-Pays de la Loire (IMT Atlantique), Institut Mines-Télécom [Paris] (IMT)-Institut Mines-Télécom [Paris] (IMT), Lab-STICC_IMTA_CACS_IAS, Laboratoire des sciences et techniques de l'information, de la communication et de la connaissance (Lab-STICC), Institut Mines-Télécom [Paris] (IMT)-IMT Atlantique Bretagne-Pays de la Loire (IMT Atlantique), Institut Mines-Télécom [Paris] (IMT)-École Nationale d'Ingénieurs de Brest (ENIB)-École Nationale Supérieure de Techniques Avancées Bretagne (ENSTA Bretagne)-Université de Bretagne Sud (UBS)-Université de Brest (UBO)-Centre National de la Recherche Scientifique (CNRS)-Université Bretagne Loire (UBL)-Institut Mines-Télécom [Paris] (IMT)-IMT Atlantique Bretagne-Pays de la Loire (IMT Atlantique), Institut Mines-Télécom [Paris] (IMT)-École Nationale d'Ingénieurs de Brest (ENIB)-École Nationale Supérieure de Techniques Avancées Bretagne (ENSTA Bretagne)-Université de Bretagne Sud (UBS)-Université de Brest (UBO)-Centre National de la Recherche Scientifique (CNRS)-Université Bretagne Loire (UBL), International University of Beirut (BIU), Lab-STICC_UBS_CACS_MOCS, École Nationale d'Ingénieurs de Brest (ENIB)-Université de Bretagne Sud (UBS)-Université de Brest (UBO)-Télécom Bretagne-Institut Brestois du Numérique et des Mathématiques (IBNM), Université de Brest (UBO)-Université européenne de Bretagne - European University of Brittany (UEB)-École Nationale Supérieure de Techniques Avancées Bretagne (ENSTA Bretagne)-Institut Mines-Télécom [Paris] (IMT)-Centre National de la Recherche Scientifique (CNRS)-École Nationale d'Ingénieurs de Brest (ENIB)-Université de Bretagne Sud (UBS)-Université de Brest (UBO)-Télécom Bretagne-Institut Brestois du Numérique et des Mathématiques (IBNM), Université de Brest (UBO)-Université européenne de Bretagne - European University of Brittany (UEB)-École Nationale Supérieure de Techniques Avancées Bretagne (ENSTA Bretagne)-Institut Mines-Télécom [Paris] (IMT)-Centre National de la Recherche Scientifique (CNRS), Faculty of Sciences [Lebanese University], Lebanese University [Beirut] (LU), École Nationale d'Ingénieurs de Brest (ENIB)-Université de Bretagne Sud (UBS)-Université de Brest (UBO)-École Nationale Supérieure de Techniques Avancées Bretagne (ENSTA Bretagne)-Institut Mines-Télécom [Paris] (IMT)-Centre National de la Recherche Scientifique (CNRS)-Université Bretagne Loire (UBL)-IMT Atlantique Bretagne-Pays de la Loire (IMT Atlantique), Institut Mines-Télécom [Paris] (IMT)-École Nationale d'Ingénieurs de Brest (ENIB)-Université de Bretagne Sud (UBS)-Université de Brest (UBO)-École Nationale Supérieure de Techniques Avancées Bretagne (ENSTA Bretagne)-Institut Mines-Télécom [Paris] (IMT)-Centre National de la Recherche Scientifique (CNRS)-Université Bretagne Loire (UBL)-IMT Atlantique Bretagne-Pays de la Loire (IMT Atlantique), Institut Mines-Télécom [Paris] (IMT), and Lebanese University [Beirut]
Subjects: Computer science, Context (language use), 02 engineering and technology, Memristor, law.invention, [INFO.INFO-NI]Computer Science [cs]/Networking and Internet Architecture [cs.NI], [INFO.INFO-TS]Computer Science [cs]/Signal and Image Processing, law, Memory architecture, 0202 electrical engineering, electronic engineering, information engineering, Material implication, [SPI.NANO]Engineering Sciences [physics]/Micro and nanotechnologies/Microelectronics, ComputingMilieux_MISCELLANEOUS, Hardware_MEMORYSTRUCTURES, [INFO.INFO-AO]Computer Science [cs]/Computer Arithmetic, Magic (programming), 021001 nanoscience & nanotechnology, 020202 computer hardware & architecture, [SPI.TRON]Engineering Sciences [physics]/Electronics, Logic synthesis, Computer architecture, [INFO.INFO-IT]Computer Science [cs]/Information Theory [cs.IT], [INFO.INFO-ES]Computer Science [cs]/Embedded Systems, State (computer science), Crossbar switch, [INFO.INFO-DC]Computer Science [cs]/Distributed, Parallel, and Cluster Computing [cs.DC], 0210 nano-technology
Abstract: The non-volatile resistive state of memristor and the ease of controlling this state have triggered its usage in the design of non-volatile memories as well as logic design applications. The memristor based material implication (IMPLY) and memristor aided logic (MAGIC) have been recently presented as new methods to achieve logic computations inside memristive memory architectures. However, these methods are still surrounded by several design constraints. In this context, we present new design for memristive memories with an added computational capabilities. These capabilities are exclusively based on our proposed logic design style, namely Memristor Overwrite Logic (MOL) which is fully digital and tolerant against memristor technology variations.
Published: 2019

47. Hardware-Software Co-Design for Security: ECC Processor Example

Author: Tisserand, Arnaud, Lab-STICC_UBS_CACS_MOCS, Laboratoire des sciences et techniques de l'information, de la communication et de la connaissance (Lab-STICC), Institut Mines-Télécom [Paris] (IMT)-IMT Atlantique Bretagne-Pays de la Loire (IMT Atlantique), Institut Mines-Télécom [Paris] (IMT)-École Nationale d'Ingénieurs de Brest (ENIB)-École Nationale Supérieure de Techniques Avancées Bretagne (ENSTA Bretagne)-Université de Bretagne Sud (UBS)-Université de Brest (UBO)-Centre National de la Recherche Scientifique (CNRS)-Université Bretagne Loire (UBL)-Institut Mines-Télécom [Paris] (IMT)-IMT Atlantique Bretagne-Pays de la Loire (IMT Atlantique), and Institut Mines-Télécom [Paris] (IMT)-École Nationale d'Ingénieurs de Brest (ENIB)-École Nationale Supérieure de Techniques Avancées Bretagne (ENSTA Bretagne)-Université de Bretagne Sud (UBS)-Université de Brest (UBO)-Centre National de la Recherche Scientifique (CNRS)-Université Bretagne Loire (UBL)
Subjects: [INFO.INFO-AR]Computer Science [cs]/Hardware Architecture [cs.AR], [INFO.INFO-CR]Computer Science [cs]/Cryptography and Security [cs.CR], [INFO.INFO-AO]Computer Science [cs]/Computer Arithmetic, [SPI.NANO]Engineering Sciences [physics]/Micro and nanotechnologies/Microelectronics
Abstract: International audience; Designing accelerators or blocks for security and cryptography in hardware usually leads to mode efficient and secure solutions than pure software implementations. But this can also lead to a flexibility problem: e.g. limited updates and adaptation to various security levels. We will present some ideas and results on the design of cryptoprocessors mixing hardware efficiency (speed, energy and security) and software flexibility in the case of elliptic curve cryptography for embedded systems.
Published: 2019

48. Generation of Finely-Pipelined GF(P ) Multipliers for Flexible Curve based Cryptography on FPGAs

Author: Gabriel Gallin, Arnaud Tisserand, Energy Efficient Computing ArchItectures with Embedded Reconfigurable Resources (CAIRN), Inria Rennes – Bretagne Atlantique, Institut National de Recherche en Informatique et en Automatique (Inria)-Institut National de Recherche en Informatique et en Automatique (Inria)-ARCHITECTURE (IRISA-D3), Institut de Recherche en Informatique et Systèmes Aléatoires (IRISA), Université de Rennes (UR)-Institut National des Sciences Appliquées - Rennes (INSA Rennes), Institut National des Sciences Appliquées (INSA)-Institut National des Sciences Appliquées (INSA)-Université de Bretagne Sud (UBS)-École normale supérieure - Rennes (ENS Rennes)-Institut National de Recherche en Informatique et en Automatique (Inria)-CentraleSupélec-Centre National de la Recherche Scientifique (CNRS)-IMT Atlantique (IMT Atlantique), Institut Mines-Télécom [Paris] (IMT)-Institut Mines-Télécom [Paris] (IMT)-Université de Rennes (UR)-Institut National des Sciences Appliquées - Rennes (INSA Rennes), Institut Mines-Télécom [Paris] (IMT)-Institut Mines-Télécom [Paris] (IMT)-Institut de Recherche en Informatique et Systèmes Aléatoires (IRISA), Institut National des Sciences Appliquées (INSA)-Institut National des Sciences Appliquées (INSA)-Université de Bretagne Sud (UBS)-École normale supérieure - Rennes (ENS Rennes)-CentraleSupélec-Centre National de la Recherche Scientifique (CNRS)-IMT Atlantique (IMT Atlantique), Institut Mines-Télécom [Paris] (IMT)-Institut Mines-Télécom [Paris] (IMT), Centre National de la Recherche Scientifique (CNRS), Lab-STICC_UBS_CACS_MOCS, Laboratoire des sciences et techniques de l'information, de la communication et de la connaissance (Lab-STICC), École Nationale d'Ingénieurs de Brest (ENIB)-Université de Bretagne Sud (UBS)-Université de Brest (UBO)-École Nationale Supérieure de Techniques Avancées Bretagne (ENSTA Bretagne)-Institut Mines-Télécom [Paris] (IMT)-Centre National de la Recherche Scientifique (CNRS)-Université Bretagne Loire (UBL)-IMT Atlantique (IMT Atlantique), Institut Mines-Télécom [Paris] (IMT)-École Nationale d'Ingénieurs de Brest (ENIB)-Université de Bretagne Sud (UBS)-Université de Brest (UBO)-École Nationale Supérieure de Techniques Avancées Bretagne (ENSTA Bretagne)-Institut Mines-Télécom [Paris] (IMT)-Centre National de la Recherche Scientifique (CNRS)-Université Bretagne Loire (UBL)-IMT Atlantique (IMT Atlantique), Institut Mines-Télécom [Paris] (IMT), HAH project (Hardware and Arithmetic for Hyperelliptic Curves Cryptography) http://www.h-a-h.cominlabs.ueb.eu/ Funded by Labex CominLabs and Labex Lebesgue, ANR-10-LABX-0007,COMIN Labs,Digital Communication and Information Sciences for the Future Internet(2010), ARCHITECTURE (IRISA-D3), Université de Bretagne Sud (UBS)-Institut National des Sciences Appliquées - Rennes (INSA Rennes), Institut National des Sciences Appliquées (INSA)-Université de Rennes (UNIV-RENNES)-Institut National des Sciences Appliquées (INSA)-Université de Rennes (UNIV-RENNES)-Institut National de Recherche en Informatique et en Automatique (Inria)-École normale supérieure - Rennes (ENS Rennes)-Centre National de la Recherche Scientifique (CNRS)-Université de Rennes 1 (UR1), Université de Rennes (UNIV-RENNES)-CentraleSupélec-IMT Atlantique Bretagne-Pays de la Loire (IMT Atlantique), Institut Mines-Télécom [Paris] (IMT)-Institut Mines-Télécom [Paris] (IMT)-Université de Bretagne Sud (UBS)-Institut National des Sciences Appliquées - Rennes (INSA Rennes), Institut Mines-Télécom [Paris] (IMT)-Institut Mines-Télécom [Paris] (IMT)-Inria Rennes – Bretagne Atlantique, Institut National de Recherche en Informatique et en Automatique (Inria), École Nationale d'Ingénieurs de Brest (ENIB)-Université de Bretagne Sud (UBS)-Université de Brest (UBO)-École Nationale Supérieure de Techniques Avancées Bretagne (ENSTA Bretagne)-Institut Mines-Télécom [Paris] (IMT)-Centre National de la Recherche Scientifique (CNRS)-Université Bretagne Loire (UBL)-IMT Atlantique Bretagne-Pays de la Loire (IMT Atlantique), and Institut Mines-Télécom [Paris] (IMT)-École Nationale d'Ingénieurs de Brest (ENIB)-Université de Bretagne Sud (UBS)-Université de Brest (UBO)-École Nationale Supérieure de Techniques Avancées Bretagne (ENSTA Bretagne)-Institut Mines-Télécom [Paris] (IMT)-Centre National de la Recherche Scientifique (CNRS)-Université Bretagne Loire (UBL)-IMT Atlantique Bretagne-Pays de la Loire (IMT Atlantique)
Subjects: Computer science, Pipeline (computing), Modulus, Cryptography, 02 engineering and technology, Parallel computing, Prime (order theory), Theoretical Computer Science, [INFO.INFO-CR]Computer Science [cs]/Cryptography and Security [cs.CR], VHDL, 0202 electrical engineering, electronic engineering, information engineering, Elliptic curve cryptography, Hardware_ARITHMETICANDLOGICSTRUCTURES, [SPI.NANO]Engineering Sciences [physics]/Micro and nanotechnologies/Microelectronics, Field-programmable gate array, computer.programming_language, Montgomery multiplication, Modular arithmetic, business.industry, [INFO.INFO-AO]Computer Science [cs]/Computer Arithmetic, 020202 computer hardware & architecture, Computational Theory and Mathematics, Montgomery reduction, Hardware and Architecture, elliptic curve cryptography, arithmetic operator generation, business, computer, Software
Abstract: International audience; In this paper, we present modular multipliers for hardware implementations of (hyper)-elliptic curve cryptography on FPGAs. The prime modulus P is generic and can be configured at run-time to provide flexible circuits. A finely-pipelined architecture is proposed for overlapping the partial products and reductions steps in the pipeline of hardwired DSP slices. For instance, 2, 3, or 4 independent multiplications can share the hardware resources at the same time to overlap internal latencies. We designed a tool, distributed as open source, for generating VHDL codes with various parameters: width of operands, number of logical multipliers per physical one, speed or area optimization, possible use of BRAMs, target FPGA. Our modular multipliers lead to, at least, 2 times faster as well as 2 times smaller circuits than state of the art operators.
Published: 2019

49. MRL Crossbar-Based Full Adder Design

Author: Amer Baghdadi, Khaled Alhaj Ali, Jalal Jomaah, Mostafa Rizk, Jean-Philippe Diguet, Lab-STICC_IMTA_CACS_IAS, Laboratoire des sciences et techniques de l'information, de la communication et de la connaissance (Lab-STICC), Institut Mines-Télécom [Paris] (IMT)-IMT Atlantique Bretagne-Pays de la Loire (IMT Atlantique), Institut Mines-Télécom [Paris] (IMT)-École Nationale d'Ingénieurs de Brest (ENIB)-École Nationale Supérieure de Techniques Avancées Bretagne (ENSTA Bretagne)-Université de Bretagne Sud (UBS)-Université de Brest (UBO)-Centre National de la Recherche Scientifique (CNRS)-Université Bretagne Loire (UBL)-Institut Mines-Télécom [Paris] (IMT)-IMT Atlantique Bretagne-Pays de la Loire (IMT Atlantique), Institut Mines-Télécom [Paris] (IMT)-École Nationale d'Ingénieurs de Brest (ENIB)-École Nationale Supérieure de Techniques Avancées Bretagne (ENSTA Bretagne)-Université de Bretagne Sud (UBS)-Université de Brest (UBO)-Centre National de la Recherche Scientifique (CNRS)-Université Bretagne Loire (UBL), Département Electronique (IMT Atlantique - ELEC), IMT Atlantique Bretagne-Pays de la Loire (IMT Atlantique), Institut Mines-Télécom [Paris] (IMT)-Institut Mines-Télécom [Paris] (IMT), International University of Beirut (BIU), Lab-STICC_UBS_CACS_MOCS, École Nationale d'Ingénieurs de Brest (ENIB)-Université de Bretagne Sud (UBS)-Université de Brest (UBO)-Télécom Bretagne-Institut Brestois du Numérique et des Mathématiques (IBNM), Université de Brest (UBO)-Université européenne de Bretagne - European University of Brittany (UEB)-École Nationale Supérieure de Techniques Avancées Bretagne (ENSTA Bretagne)-Institut Mines-Télécom [Paris] (IMT)-Centre National de la Recherche Scientifique (CNRS)-École Nationale d'Ingénieurs de Brest (ENIB)-Université de Bretagne Sud (UBS)-Université de Brest (UBO)-Télécom Bretagne-Institut Brestois du Numérique et des Mathématiques (IBNM), Université de Brest (UBO)-Université européenne de Bretagne - European University of Brittany (UEB)-École Nationale Supérieure de Techniques Avancées Bretagne (ENSTA Bretagne)-Institut Mines-Télécom [Paris] (IMT)-Centre National de la Recherche Scientifique (CNRS), Faculty of Sciences [Lebanese University], Lebanese University [Beirut] (LU), École Nationale d'Ingénieurs de Brest (ENIB)-Université de Bretagne Sud (UBS)-Université de Brest (UBO)-École Nationale Supérieure de Techniques Avancées Bretagne (ENSTA Bretagne)-Institut Mines-Télécom [Paris] (IMT)-Centre National de la Recherche Scientifique (CNRS)-Université Bretagne Loire (UBL)-IMT Atlantique Bretagne-Pays de la Loire (IMT Atlantique), Institut Mines-Télécom [Paris] (IMT)-École Nationale d'Ingénieurs de Brest (ENIB)-Université de Bretagne Sud (UBS)-Université de Brest (UBO)-École Nationale Supérieure de Techniques Avancées Bretagne (ENSTA Bretagne)-Institut Mines-Télécom [Paris] (IMT)-Centre National de la Recherche Scientifique (CNRS)-Université Bretagne Loire (UBL)-IMT Atlantique Bretagne-Pays de la Loire (IMT Atlantique), Institut Mines-Télécom [Paris] (IMT), and Lebanese University [Beirut]
Subjects: Adder, Computer science, Computation, 02 engineering and technology, Memristor, law.invention, [INFO.INFO-NI]Computer Science [cs]/Networking and Internet Architecture [cs.NI], [INFO.INFO-TS]Computer Science [cs]/Signal and Image Processing, law, 0202 electrical engineering, electronic engineering, information engineering, [SPI.NANO]Engineering Sciences [physics]/Micro and nanotechnologies/Microelectronics, Design methods, ComputingMilieux_MISCELLANEOUS, Hardware_MEMORYSTRUCTURES, [INFO.INFO-AO]Computer Science [cs]/Computer Arithmetic, Energy consumption, 021001 nanoscience & nanotechnology, [SPI.TRON]Engineering Sciences [physics]/Electronics, 020202 computer hardware & architecture, Logic synthesis, CMOS, Computer architecture, [INFO.INFO-IT]Computer Science [cs]/Information Theory [cs.IT], [INFO.INFO-ES]Computer Science [cs]/Embedded Systems, [INFO.INFO-DC]Computer Science [cs]/Distributed, Parallel, and Cluster Computing [cs.DC], Crossbar switch, 0210 nano-technology
Abstract: Memristor technology has acquired great interest in the field of non-volatile memories as well as logic computation. The nano-scale structure of memristor and the possibility of its integration with MOSFETs have triggered many efforts to reconstruct basic digital building blocks. Recently, Memristor Ratioed Logic (MRL) has been introduced as a hybrid memristor-CMOS logic design style, which has been functionally validated. In this paper, a 1-bit full adder is designed by implementing MRL in crossbar array. The new design methodology efficiently integrates memristors at the top of CMOS layer. The corresponding layout and simulation results are performed using Cadence Virtuoso toolset targeting CMOS 65 nm process. The obtained results and their corresponding comparison illustrate promising outcomes in terms of implementation area, energy consumption and speed.
Published: 2019

50. CDMA-based multiple multicast communications on WiNOC for efficient parallel computing

Author: Jean-Philippe Diguet, Navonil Chatterjee, Rodrigo Cataldo, Hemanta Kumar Mondal, Lab-STICC_UBS_CACS_MOCS, Laboratoire des sciences et techniques de l'information, de la communication et de la connaissance (Lab-STICC), École Nationale d'Ingénieurs de Brest (ENIB)-Université de Bretagne Sud (UBS)-Université de Brest (UBO)-Télécom Bretagne-Institut Brestois du Numérique et des Mathématiques (IBNM), Université de Brest (UBO)-Université européenne de Bretagne - European University of Brittany (UEB)-École Nationale Supérieure de Techniques Avancées Bretagne (ENSTA Bretagne)-Institut Mines-Télécom [Paris] (IMT)-Centre National de la Recherche Scientifique (CNRS)-École Nationale d'Ingénieurs de Brest (ENIB)-Université de Bretagne Sud (UBS)-Université de Brest (UBO)-Télécom Bretagne-Institut Brestois du Numérique et des Mathématiques (IBNM), and Université de Brest (UBO)-Université européenne de Bretagne - European University of Brittany (UEB)-École Nationale Supérieure de Techniques Avancées Bretagne (ENSTA Bretagne)-Institut Mines-Télécom [Paris] (IMT)-Centre National de la Recherche Scientifique (CNRS)
Subjects: Parallel computing, [INFO.INFO-AR]Computer Science [cs]/Hardware Architecture [cs.AR], 020203 distributed computing, Multicast, Network packet, Computer science, business.industry, Code division multiple access, ComputerSystemsOrganization_COMPUTER-COMMUNICATIONNETWORKS, Multiprocessing, Broadcast and Multicast operation, 02 engineering and technology, Code Division Multiple Access (CDMA), Broadcasting, Division (mathematics), Wired/Wireless Network-on-Chip, 020202 computer hardware & architecture, Power consumption, 0202 electrical engineering, electronic engineering, information engineering, Wireless, business, Computer network
Abstract: International audience; In this work, we introduce an hybrid WiNoC, which judicially uses the wired and wireless interconnects for broadcasting/multicasting of packets. A code division multiple access (CDMA) method is used to support multiple broadcast operations originating from multiple applications executed on the multiprocessor platform. The CDMAbased WiNoC is compared in terms of network latency and power consumption with wired-broadcast/multicast NoC.
Published: 2019

Catalog

Books, media, physical & digital resources

See catalog results

Searchworks

Select search scope, currently: Articles Catalog books, media & more in Jio Institute collections Articles journal articles & other e-resources

Search

Search Constraints

Refine your results

Search Limiters

Topic

Publication Year Range

Language

Journal

Database

Publisher

993 results on '"Lab-STICC_UBS_CACS_MOCS"'

Search Results

Catalog

Select search scope, currently: Articles

Catalog

books, media & more in Jio Institute collections

Articles

journal articles & other e-resources