Back to Search Start Over

Gestión de caché SDRAM en una jerarquía no volátil RRAM

Authors :
Lamela Pérez, Adrián
Sahelices Fernández, Benjamín
Universidad de Valladolid. Escuela de Ingeniería Informática de Valladolid
Lamela Pérez, Adrián
Sahelices Fernández, Benjamín
Universidad de Valladolid. Escuela de Ingeniería Informática de Valladolid
Publication Year :
2019

Abstract

Aunque el fenómeno de la conmutación resistiva es conocido desde hace bastante tiempo, es de gran interés en la actualidad, tanto en el campo científico como tecnológico. Unas memorias basadas en este fenómeno, conocidas como Resistive RAM o RRAM, son unas de las más prometedoras para sustituir tanto a las memorias no volátiles Flash como a las volátiles SRAM y DRAM. En gran parte se debe a las buenas características que poseen en términos de densidad, velocidad, consumo energético y durabilidad. Las memorias RRAM son no volátiles, por lo que no necesitan energía continua para mantener la información almacenada en un estado consistente, y pueden llegar a tener capacidad de terabytes. Poco a poco se están desarrollando aplicaciones más y más exigentes, especialmente con el auge del Big Data, que requerirán capacidades muy superiores a las que podemos encontrar hoy en día. El principal inconveniente en comparación con las memorias DRAM comercializadas actualmente es que son del orden de 10 veces más lentas. Parece buena idea considerar una memoria tradicional, más rápida pero más pequeña, como una caché sobre una RRAM más grande. Esto permitiría un aumento significativo de la velocidad de acceso sin renunciar a las ventajas de las memorias resistivas. Lo mencionado establece el objetivo principal de este Trabajo Fin de Grado: determinar una pequeña arquitectura que permita configurar una memoria SDRAM sobre una memoria RRAM. El sistema que se pretende construir no sólo describirá la memoria SDRAM como caché de una RRAM, sino que el grueso del trabajo pasa por desarrollar una técnica de reconocimiento de patrones para predecir los accesos futuros y reducir el tiempo global del sistema. Concretamente, este sistema de prebúsqueda, aunque se detallará más adelante, pasa por distinguir patrones de comportamiento en los accesos, asociados con las zonas de memoria donde se producen, y examinar cada uno de ellos por separado. En el Capítulo 2 se abordan temas relacionados con<br />Grado en Ingeniería Informática

Details

Database :
OAIster
Notes :
application/pdf, Spanish
Publication Type :
Electronic Resource
Accession number :
edsoai.on1456682074
Document Type :
Electronic Resource