SINNA: study of a methodology for transistor sizing application in non-series-parallel networks

Submitted by Aline Batista (alinehb.ufpel@gmail.com) on 2019-04-24T15:14:32Z No. of bitstreams: 2 license_rdf: 0 bytes, checksum: d41d8cd98f00b204e9800998ecf8427e (MD5) Dissertacao_Joao_Junior_da_Silva_Machado.pdf: 6172036 bytes, checksum: 50a281fec905ed2f56ff04b73645e7fe (MD5) Approved for entry into archive by Aline Batista (alinehb.ufpel@gmail.com) on 2019-04-24T17:42:35Z (GMT) No. of bitstreams: 2 license_rdf: 0 bytes, checksum: d41d8cd98f00b204e9800998ecf8427e (MD5) Dissertacao_Joao_Junior_da_Silva_Machado.pdf: 6172036 bytes, checksum: 50a281fec905ed2f56ff04b73645e7fe (MD5) Made available in DSpace on 2019-04-24T17:42:43Z (GMT). No. of bitstreams: 2 license_rdf: 0 bytes, checksum: d41d8cd98f00b204e9800998ecf8427e (MD5) Dissertacao_Joao_Junior_da_Silva_Machado.pdf: 6172036 bytes, checksum: 50a281fec905ed2f56ff04b73645e7fe (MD5) Previous issue date: 2018-10-11 Coordenação de Aperfeiçoamento de Pessoal de Nível Superior - CAPES A área de microeletrônica está em crescente desenvolvimento desde as últimas décadas, permitindo que o fluxo de projeto seja o mais otimizado possível para atender aos requisitos demandados pelo mercado consumidor. Neste sentido, a rápida evolução dos transistores, tornou possível o desenvolvimento de circuitos em uma grande escala de integração, aumentando assim a complexidade dos projetos de circuitos integrados. Essa complexidade está relacionada com a minimização de diversas funções custos, como diminuição de área, potência e atraso. O objetivo deste trabalho é investigar o resultado da etapa de dimensionamento de circuitos, quando arranjos de transistores não-série-paralelo (NSP) fazem parte dos circuitos testados. Atualmente, os métodos de dimensionamento não realizam este tipo de análise, sendo esta uma das motivações para a realização deste trabalho, pois redes com arranjos do tipo NSP possuem um comportamento diferente da abordagem tradicional (redes constituídas somente por arranjos série-paralelo), podendo vir a superdimensionar ou subdimensionar os dados resultantes da etapa de dimensionamento do circuito. Assim, desenvolveu-se uma abordagem, denominada SINNA, a qual investiga e realiza comparações em circuitos compostos por arranjos de transistores NSP. Os resultados obtidos demonstraram que redes compostas por arranjos de transistores do tipo NSP, podem afetar a qualidade do dimensionamento final se este for realizado via abordagem tradicional. The microelectronics field has been in increasing development since the last decades, allowing the project flow to be as optimized as possible to meet the requirements demanded by the consumer market. In this sense, the rapid evolution of transistors has made possible the development of circuits on a large scale of integration, thus increasing the complexity of integrated circuit designs. This complexity is related to the minimization of several cost functions, such as area reduction, power and delay. The objective of this work is to investigate the result of the circuit sizing step, when non-series-parallel transistor (NSP) arrangements are part of the circuits tested. Currently, the sizing methods do not perform this type of analysis, and this is one of the motivations for this work, because networks with NSPtype arrangements have a behavior different from the traditional approach (networks consisting only of series-parallel arrays), which may result in oversizing or undersizing of the data resulting from the circuit sizing step. Thus, an approach was developed, called SINNA, which investigates and makes comparisons in circuits composed of NSP transistors. The results showed that networks composed of NSPtype transistor arrangements can affect the quality of the final design if sizing step is performed by traditional sizing approach.