Using Functional Composition to Automatically Generate IG FinFET Transistor Networks

Submitted by Simone Maisonave (simonemaisonave@hotmail.com) on 2022-08-26T13:11:04Z No. of bitstreams: 2 license_rdf: 0 bytes, checksum: d41d8cd98f00b204e9800998ecf8427e (MD5) Dissertacao_Renato_Souza_de_Souza.pdf: 2538855 bytes, checksum: dc66f592fcd4afb594f3fafcf1d8ccef (MD5) Approved for entry into archive by Simone Maisonave (simonemaisonave@hotmail.com) on 2022-08-26T13:11:13Z (GMT) No. of bitstreams: 2 license_rdf: 0 bytes, checksum: d41d8cd98f00b204e9800998ecf8427e (MD5) Dissertacao_Renato_Souza_de_Souza.pdf: 2538855 bytes, checksum: dc66f592fcd4afb594f3fafcf1d8ccef (MD5) Made available in DSpace on 2022-08-26T13:11:13Z (GMT). No. of bitstreams: 2 license_rdf: 0 bytes, checksum: d41d8cd98f00b204e9800998ecf8427e (MD5) Dissertacao_Renato_Souza_de_Souza.pdf: 2538855 bytes, checksum: dc66f592fcd4afb594f3fafcf1d8ccef (MD5) Previous issue date: 2016-03-04 Fundação de Amparo à Pesquisa do Estado do Rio Grande do Sul - FAPERGS A evolução no desenvolvimento dos circuitos VLSI se deve basicamente ao avanço da tecnologia CMOS. A cada nova geração, circuitos integrados menores e com melhor desempenho elétrico são fabricados. No entanto, o continuo dimensionamento e miniaturização da tecnologia CMOS abaixo dos 22 nanômetros é um constante desafio. Um dos problemas apontados, devido aos limites físicos, é o aumento do consumo de energia do circuito, mesmo esse estando em estado de equilíbrio. Esse consumo é ocasionado pela redução do canal do transistor, conhecido por corrente de fuga. Dessa forma, algumas alternativas foram sugeridas por pesquisadores nos últimos anos com o intuito de resolver os problemas apontados. Dentre elas, foi proposta a tecnologia FinFET. Esta tecnologia consiste em uma nova abordagem para a construção de um transistor em três dimensões. Assim, o gate do transistor mantem contato com três faces do canal, proporcionando um controle maior do fluxo dos elétrons no canal. Estudos mostram que o transistor FinFET apresenta vantagens significativas em termos de desempenho e eficiência energética quando comparado ao transistor MOSFET. A estrutura padrão de um transistor FinFET é conhecida como Single Gate (SG) FinFET. Contudo, algumas variações desta estrutura foram propostas. Uma destas variações estruturais é conhecida como Independent Gate (IG) FinFET, onde um transistor (IG) FinFET pode ser implementado com dois gates. Sendo assim, existe a possibilidade de controlar cada um dos gates independentes com um sinal de entrada diferente. Consequentemente, explorar os agrupamentos de um transistor (IG) FinFET double gate acaba por tornar-se um meio interessante para reduzir o número de transistores em um circuito. Neste sentido surgem novos desafios na geração de redes de transistores durante as etapas de síntese lógica e física. Neste trabalho propõem-se um método alternativo para a geração de redes de transistores dedicadas a dispositivos (IG) FinFET double gate. O método baseia-se em uma metodologia conhecida como Composição Funcional. Os experimentos realizados demonstram que o método proposto é capaz de gerar redes de transistores (IG) FinFET double gate otimizadas quando comparado com os métodos dedicados a este mesmo propósito. The FinFET technology is widely recognized as the leading alternative to solve problems minimization of short-channel effects. This technology consists in the construction of a transistor in three dimensions. Thus, the channel of the FinFET transistor is rounded by the gate in such a way that there is a contact of three faces of the channel with three sides of the gate. The standard structure of a FinFET transistor is known as single-gate (SG) FinFET. However, some variations of this structure have been proposed. One of these structural changes is known as Independent-Gate (IG) FinFET, where a transistor (IG) FinFET can be implemented with two gates. This way, explore the potential provided by (IG) FinFET transistors becomes a powerful strategy to decrease the transistor count in logic gates. This way, explore the potential provided by (IG) FinFET transistors becomes a powerful strategy to decrease the transistor count in logic gates. The method is based on a methodology developed specifically for logic synthesis, known as Functional Composition. It methodology allows controlling the number of associated transistors in parallel or in series. Thus, it simplifies the search for patterns of promising arrangements to explore the potential of devices (IG) FinFET double gate. The experiments have demonstrated that the proposed method is able to generate optimized IG FinFET transistor networks, when compared to methods dedicated to this same purpose.