Conception et optimisation d’un synthétiseur de fréquence pour les communications mobiles sur GSM

Cet article decrit la simulation et la conception d'un synthetiseur de frequence destine pour les applications des communications mobiles sur GSM. Dans ce travail, nous discutons les effets du bruit de phase dans chaque composant dans le circuit et les raies de reference sur les performances du systeme. Une evaluation precise du filtre de boucle est necessaire afin d’optimiser les performances du circuit en trouvant un compromis entre le temps du changement de la frequence (PLL lockup time) et les raies de reference. Mots-cles : PLL, GSM, synthetiseur de frequence, bruit de phase.