Pin Open Detection for CMOS Logic ICs by Measuring Supply Current AC Electric Field

本論文では, プリント配線板上に実装されたCMOS論理回路の, はんだ付け不良などにより発生するピン浮きを検出するための新しい検査法を提案する。本検査法では被検査回路の外部から交流電界を印加し, ICの電源電流を測定する。ピン浮きがない場合は, 外部から交流電界を印加しても定常時にはそのICに静的電源電流しか流れない。しかしピン浮きがあると, そのICの電源電流に大きな変化が現れる。本論文ではこの性質を用いてピン浮きが検出可能であることを実験により示す。またこの検査法で必要となる検査入力パターンについても明らかにする。