Back to Search Start Over

Sensor de visión de contraste temporal basado en muestreos y retenciones

Authors :
Finateu, Thomas
Linares-Barranco, Bernabé
Serrano-Gotarredona, Teresa
Posch, Christoph
Source :
Digital.CSIC: Repositorio Institucional del CSIC, Consejo Superior de Investigaciones Científicas (CSIC), Digital.CSIC. Repositorio Institucional del CSIC, instname
Publication Year :
2016

Abstract

Circuito de píxel que comprende: - una fase de fotosensor (10) que comprende un fotodiodo (1) y que presenta una salida (13), estando configurada dicha fase de fotosensor (10) para suministrar una corriente de fotorreceptor (Iph) que depende de una intensidad de luz de una exposición de dicho fotodiodo, - una fase de comparación (30) configurada para detectar un cambio en un voltaje de señal (Vph) derivado a partir de dicha corriente de fotorreceptor (Iph), caracterizado por que el circuito de píxel comprende un circuito de muestreo-y-retención (50) que presenta una entrada (51), una salida (52), y un terminal de control (53), estando conectada la salida (52) de dicho circuito de muestreo-y-retención a una entrada de la fase de comparación (30) y la fase de comparación (30) está configurada para dar salida a una señal de entrada para la entrada (51) del circuito de muestreo-y-retención (50), en el que el terminal de control (53) del circuito de muestreo-y-retención (50) está conectado a la fase de comparación (30), estando configurada dicha fase de comparación (30) para emitir una señal de muestreo hacia el terminal de control (53) del circuito de muestreo-y-retención (50) cuando se detecta un cambio en el voltaje de señal (Vph). [ES]<br />This invention relates to a pixel circuit comprising a photo-sensor stage (10) comprising a photodiode (1) delivering a photoreceptor current (Iph), a comparison stage (30) configured for detecting a change in a signal voltage (Vph) derived from said photoreceptor current, a sample-and-hold circuit (50) connected to the converting stage (20) and to the comparison stage (30), said comparison stage (30) configured to output an input signal for the sample- and-hold circuit (50), and for emitting a sampling signal to a control terminal of the sample-and-hold circuit (50) when a change is detected in the signal voltage (Vph). [EN]<br />Prophesee, Consejo Superior de investigaciones Científicas (España)<br />T3 Traducción de patente europea

Details

Language :
Spanish; Castilian
Database :
OpenAIRE
Journal :
Digital.CSIC: Repositorio Institucional del CSIC, Consejo Superior de Investigaciones Científicas (CSIC), Digital.CSIC. Repositorio Institucional del CSIC, instname
Accession number :
edsair.dedup.wf.001..b9718ed04d00f4b08f51b19259dbc715