Optimización de recursos hardware para la operación de convolución utilizada en el procesamiento digital de señales

Esta tesis presenta varias arquitecturas sobre la unidad MAC (multiplica–acumula) para laoptimización de la operación de convolución, que es ampliamente utilizada en elprocesamiento digital de señales, sobre varios dispositivos electrónicos de bajo coste.Básicamente esta optimización se centra en las FPGA de Xilinx Spartan 3 y Spartan 6,utilizando aritmética redundante, en particular la aritmética carry–save. Este tipo dearitmética no se suele utilizar en las FPGAs debido a que aumenta el área consumida, peroen esta investigación se ha demostrado experimentalmente que cuando el número deoperaciones MAC a realizar es elevado, como es el caso de la convolución de dos señales,el uso de la aritmética CSA resulta eficiente, ya que disminuye significativamente lostiempos empleados, sin un aumento excesivo de los recursos utilizados de la FPGA.Por otro lado, también se han estudiado otros dispositivos electrónicos que suelen serempleados en el procesamiento digital de señales, tales como DSP o GPP, realizando unacomparación de los tiempos empleados de las FPGAs respecto a estos dispositivos.
This Thesis presents several architectures of the multiply-accumulate unit (MAC) tooptimize the convolution operation, which is widely used in digital signal processing, onseveral low-cost electronic devices. This optimization is mainly focused on Xilinx Spartan-3 and Spartan-6 FPGAs, using redundant arithmetic, specifically the carry-save arithmetic(CSA). This type of arithmetic is not usually used on FPGAs since its high consumption ofarea resources, but this research shows that if the number of MAC operations developed ishigh, as the case of the convolution of two signals, the use of CSA arithmetic is efficient,since it decreases significantly the execution times without an excessive increase of theresources used in the FPGA.On the other hand, other electronic devices as DSP or GPP, usually used in digital signalprocessing, have been studied. A comparation of execution times on FPGAs and thesedevices has been included.