Search

Tese (doutorado) - Universidade Federal de Santa Catarina, Centro Tecnológico, Programa de Pós-Graduação em Engenharia de Automação e Sistemas, Florianópolis, 2022. A constante evolução dos dispositivos de sensoriamento e atuação (S&A) faz com que os projetistas avaliem potenciais modificações de projeto da Arquitetura de Sistemas (AS) de Cyber Physical System (CPS) durante o seu ciclo de vida. Estes dispositivos desempenham um papel crítico, pois são os mecanismos pelos quais o software(ciber) interage com o mundo físico. A troca ou inclusão destes dispositivos na arquitetura é uma atividade complexa composta de um conjunto de etapas dedicadas à modelagem das características, propriedades e requisitos do sistema. Desta forma, detalhar as etapas e atividades de desenvolvimento do projeto pode auxiliar a equipe de projetistas durante a representação e gerenciamento dos recursos da arquitetura. Entretanto, algumas etapas são mais discutidas na comunidade científica, tais como a modelagem e análise das características da arquitetura, e outras carecem de mais estudos, como por exemplo a exploração de cenários de troca dos dispositivos de S&A. Neste contexto, é necessário que os projetistas tenham experiência para realizar as atividades que contemplem a seleção, exploração e análise de compatibilidade desses dispositivos, uma vez que, a ausência de informações dificulta o desenvolvimento das etapas de projeto. Existem diferentes abordagens na literatura que buscam fornecer um conjunto de etapas e atividades de suporte ao desenvolvimento de CPS. Entretanto, elas não descrevem em detalhes as atividades e ferramentas de suporte ao fluxo de etapas de projeto. Por conta disso, esta tese apresenta uma abordagem que busca contribuir com o processo de troca de dispositivos de S&A da arquitetura, e consequentemente guiar os projetistas na realização das atividades de avaliação e e análise de características. A Engenharia Dirigida por Modelos (Model Driven Engineering - MDE) é utilizada como base da abordagem proposta e fornece suporte à modelagem arquitetural através de Linguagens de Descrição de Arquiteturas (LDA). Permitindo, desta forma, a representação dos componentes através de ontologia e da exploração de dispositivos candidatos, incluindo a análise inicial e a posterior seleção do cenário evoluído. Além disso, optou-se por utilizar duas abordagens apoiadas por ferramentas que foram desenvolvidas ao longo desta tese: OWL2AADL e DevCompatibility. A abordagem OWL2AADL permite a transformação de modelos de ontologia do domínio de arquitetura de sistemas, descritos em Ontology Web Language (OWL), para modelos arquiteturais Architecture Analysis and Design Language (AADL). Já a abordagem DevCompatibility fornece suporte automatizado às atividades de exploração, análise e ranqueamento de cenários da abordagem de evolução de arquiteturas. Para demonstrar a aplicabilidade da proposta, a abordagem e ferramentas desenvolvidas são aplicadas ao projeto de um Veículo Aéreo Não Tripulado (VANT) do tipo tilt-rotor. É importante ressaltar que os detalhes da abordagem proposta são demonstrados no processo de evolução da arquitetura de um VANT em questão. Abstract: The constant evolution of sensing and actuation devices (S&A) causes designers to evaluate potential modifications in the operational architecture of CPS during the project lifecycle. These devices are the mechanisms by which (cyber) software interacts with the physical world. The exchange or inclusion of these devices in the architecture is a complex activity, composed of a set of phases dedicated to the modeling of characteristics, and properties and requirements of the system. This way, detailing the phases and the development of the project activities can be of help to the team of designers, during the representation and management of architectural resources. Meanwhile, some phases are more discussed in the scientific community, such as modeling and analysis of architectural characteristics. Others demand more studies, as for example, the exploitation of S&A device exchange scenarios. In this context, it is necessary that designers have experience in performing these activities of selection and, exploitation and analysis of these devices, where the absence of information makes it difficult to the development of the project phases. There are different approaches in literature, aiming to supply a set of phases and support activities to the development of CPS. However, they do not describe in detail the activities and support tools to the step steam of the project. Thereby, this thesis presents an approach that aims to contribute with the S&A device exchange process, and consequently guide the designers through the accomplishment of these activities. MDE - Model Driven Engineering is used as a basis to the proposed approach and provides support to architectural modeling, through Architectural Description Languages (ADL), and components representation through ontology and exploitation of candidate devices, including the analysis and selection of evolved scenario. Two approaches and tools were developed - OWL2AADL and DevCompatibility to support the proposed approach activities. OWL2AADL provides the transformation of ontology models of the domain of systems architecture described in OWLto the AADL architectural models. Meanwhile, the DevCompatibility provides automatized support to the activities of exploitation, and analysis and ranking of scenarios. The proposed approach and tools are applied to the Unmanned Aerial Vehicle (UAV) tilt-rotor type project. The proposed approach details are demonstrated in the evolving architectural process of a UAV, described in the study case.

Dissertação (mestrado) - Universidade Federal de Santa Catarina, Centro Tecnológico, Programa de Pós-Graduação em Engenharia Elétrica, Florianópolis, 2022. Os sistemas embarcados estão presentes em um grande número de veículos e dispositivos que realizam a navegação inercial. Os sensores embarcados atuais do tipo MEMS (sistemas microeletromecânicos) possuem grande acurácia em dados como posição, velocidade e atitude quando analisadas em um curto intervalo de tempo, porém, ao aumentar o intervalo, a confiabilidade dos dados integrados são degradadas rapidamente. Uma ferramenta importante para estimar a posição em um sistema de navegação é a modelagem dos componentes de ruído dos sensores nas unidades de medição inerciais (IMU). Essas unidades possuem diferentes classes de desempenho com elevado custo para um maior nível de acurácia, o que pode ser um problema para projetos com orçamento limitado, no entanto, uma solução é utilizar a redundância de sensores de baixo custo, de modo a se aproximar dos níveis de ruídos de sensores de classe maior. Neste trabalho foram avaliados os dados experimentais de giroscópios integrados em sensores IMU de baixo custo e os ruídos do sinal de saída, utilizando a variância de Allan para levantamento dos parâmetros. Como resultado, foi gerado um modelo genérico para simulação de giroscópios com a finalidade de possibilitar análises de combinações complexas de giroscópios em trabalhos futuros, observando se houve ganho de desempenho. Além disso, avaliou-se a combinação de giroscópios, utilizando a disposição mecânica para efetuar a compensação de deriva de offset drift, melhorando o desempenho do sistema. Abstract: Embedded systems are present in a large number of vehicles and devices that perform inertial navigation. Current embedded MEMS (microelectromechanical systems) sensors have great accuracy in data such as position, velocity, and attitude when analyzed over a short time interval, but as the interval increases, the reliability of the integrated data is rapidly degraded. An important tool for position estimation in a navigation system is the modeling of sensor noise components in inertial measurement units (IMU). These units have different performance classes with high costs for a higher level of accuracy, which can be a problem for projects with a limited budget, however, one solution is to use redundancy of low-cost sensors to approach the noise levels of higher class sensors. In this work, experimental data from gyroscopes integrated into low-cost IMU sensors were evaluated for the output signal noises, using Allan's variance to survey the parameters. As a result, a generic model for gyroscopes simulation was generated to allow the analysis of complex combinations of gyroscopes in future works, observing if there was a performance gain. In addition, the combination of gyroscopes was evaluated, using the mechanical arrangement to perform the offset drift compensation, improving the system performance.

Orientador: Fabiano Fruett Dissertação (mestrado) - Universidade Estadual de Campinas, Faculdade de Engenharia Elétrica e de Computação Resumo: Neste trabalho, projetamos, fabricamos e caracterizamos um sistema de detecção de fluidos que pode ser vestível. Os eletrodos deste sistema são baseados na tecnologia, madura, de sensores de toque capacitivos. Os eletrodos são fabricados com material flexível de baixo custo. A construção dos eletrodos foi realizada com fitas de cobre adesivas, permitindo assim que sejam montadas em dispositivos vestíveis. O circuito de condicionamento de sinais é baseado em um microcontrolador de 8 bits, EFM8SB1 da Silicon Labs©. Este microcontrolador possui um periférico de leitura capacitiva embarcado. Neste trabalho, desenvolvemos um firmware para o microcontrolador e um software, em Python, para realizar o pós-processamento e a interface homem máquina através de um computador de placa única. Os resultados experimentais mostraram que foi possível detectar a presença de fluidos, principalmente água, em quantidade de mililitros. O sistema possui uma interface que possibilita a medida, em tempo real e simultaneamente até 6 eletrodos sensores, permitindo ser expandido. Além disso, os resultados são armazenados em um arquivo texto que permite a geração de relatórios. Com este sistema de detecção foi possível analisar a dinâmica de espalhamento do fluído sobre superfícies, criando assim uma ferramenta valiosa para o estudo da mecânica da difusão de fluidos sobre diferentes superfícies Abstract: In this work, it was designed, fabricated, and characterized a wearable fluid detection system. The electrodes in this system were based on the mature capacitive touch sensor technology. The electrodes were made of low-cost flexible materials. Their construction was carried out with adhesive copper tapes, thus allowing them to be mounted on wearable devices. The signal conditioning circuit was based on the Silicon Labs© EFM8SB1 8-bit microcontroller. This microcontroller has an embedded capacitive readout peripheral. In this work, we developed a firmware for the microcontroller and a software, in Python, to perform the post-processing and the human-machine interface through a single-board computer. The experimental results showed that it was possible to detect the presence of fluids, mainly water, in milliliters. The system has an interface allowing real-time measurements, of up to 6 sensor electrodes at the same time, allowing it to be expanded. Furthermore, the results are stored in a text file allowing generation of reports. With this detection system it was possible to analyze the dynamics of fluid scattering over surfaces, thus creating a valuable tool for the mechanics of fluid diffusion over different surfaces studies Mestrado Eletrônica, Microeletrônica e Optoeletrônica Mestre em Engenharia Elétrica CAPES 88887.470249/2019-00

Dissertação (mestrado) - Universidade Federal de Santa Catarina, Centro Tecnológico, Programa de Pós-Graduação em Engenharia de Automação e Sistemas, Florianópolis, 2022. A análise de performance em sistemas embarcados é vital quando se trata de sistemas Ciber-físicos que tem como requisitos garantias de estabilidade. Esses sistemas geralmente operam tendo que respeitar limitações temporais impostas durante o design do sistema de controle responsável. Até recentemente, essa análise de performance era feita exclusivamente através da execução do código na plataforma de destino e fazendo medidas em cima desses testes. Porém essa análise de execução de código também pode ser feita através de ferramentas de simulação, que oferecem maior flexibilidade para os desenvolvedores configurarem a plataforma de acordo com os testes que se tem interesse. Apesar desse maior grau de liberdade, normalmente há preocupações se os dados fornecidos por esses ferramentas de simulação são precisos suficiente para serem usados para guiar a Exploração de Espaço de Design durante o desenvolvimento de um projeto. O objetivo principal dessa dissertação de mestrado é analisar a precisão da ferramenta gem5 quando utilizada com algoritmos de controle utilizados no projeto ProVANT, além de demonstrar como os dados fornecidos por essa ferramenta podem ser utilizados para guiar fases de desenvolvimento de um projeto, mais especificamente a escolha das configurações computacionais do sistema. Para fazer esse estudo foi utilizada a Raspberry Pi 3 B+ (com um processador Cortex-A53) como plataforma de referência, servindo de base para criar diferentes versões da simulação para análise. Os resultados obtidos demonstraram que o gem5 teve boa precisão no quesito temporal quando comparamos os resultados das simulações com testes em hardware físico, porém demonstraram variação significativa em dados relacionados aos acessos do ultimo nível de memória cache, que no caso da Raspberry é o nível 2. Além disso, durante a elaboração desses estudos, foi criada uma implementação do processo de simulação usando o gem5 através de computação em nuvem, usando a plataforma Google Colab. Essa implementação permite que usuários que não conhecem a ferramenta gem5 consigam fazer simulações em plataforma ARM de maneira simples, sem ter que aprender a ferramenta e removendo o tempo de setup para iniciar as simulações. Abstract: Making the performance analysis of embedded systems is very important when dealing with Cyber-Physical Systems that require stability guarantees. They typically operate having to respect temporal constraints imposed during the design of the related control system. Until recently, performance analysis was done exclusively by executing the code on the target platform and making measures. Usually code execution/measuring can also be done on simulation software, which offers greater degree of flexibility for designers to configure the platform accordingly for the desired tests. However, there are doubts whether the results from such simulation software are reliable enough to guide Design alternatives during a project development. The main focus of this Master Thesis is to analyse the precision of the gem5 simulation tool for simulating control algorithms. It is envisioned that obtained simulation results can help designers selecting the embedded computing architecture. It is used as case study the control algorithms developed within the ProVANT project, which serve for controlling an Unmanned Aerial Vehicle (UAV). Such analysis is important given the following reasons: (i) allows to better understand the timing behavior of the algorithms; (ii) allows evaluating architectural issues related with the embedded platform, and (iii) allows determining how accurate the simulation software is. The development board Raspberry Pi 3 Model B+ (with Cortex-A53 processor) is used as reference platform and serves as basis for creating different simulated versions for the analysis. Obtained results showed that gem5 has enough timing precision when compared with results from the real hardware, at least with respect to execution time calculation, proving to be a useful tool to explore potential hardware and software alternatives when dealing with a project using the ARM architecture. Tests comparing real hardware with the gem5 simulation did show however some mismatches on data related to lowest-level cache accesses, which in the Raspberry Pi 3 B+ is level 2. An additional contribution of this work is the creation of a cloud computing environment at Google Colab, making significantly easier the use of gem5 simulator, even allowing its usage by non-experts.

Orientador: João Maurício Rosário Tese (doutorado) - Universidade Estadual de Campinas, Faculdade de Engenharia Mecânica Resumo: Nos últimos anos o mundo vem sofrendo muitas transformações. Em nível profissional, os empregos evoluem, se transformam ou até mudam radicalmente quando não desaparecem ou quando novos são criados. As megacidades vêm se desenvolvendo, e pessoas vêm se reagrupando nas cidades e aos poucos estão deixando nosso campo. Estamos passando da humanidade para a urbanidade. Isso faz parte de mudanças reais que afetam a todos, de forma direta ou indireta: mudanças climáticas, usos digitais, escassez de recursos naturais, demografia, urbanização. A grande maioria dos serviços web estão se direcionando para aplicativos disponibilizados nos smartfones. Em busca da melhoria dos serviços prestados à população, temos a previsão que todas as cidades do século XXI deverão utilizar plataformas de apps, e se transformar em uma sociedade orientada a serviços. Consequentemente, o desafio dos serviços públicos será produzir e apresentar provas e indícios dos reais benefícios proporcionados ao bem estar social da população a partir da utilização de aplicativos de serviços. Em uma abordagem de serviço prospectivo, que deverá ser integrada a este novo ambiente inteligente fundamentada no uso massivo de Bases de Dados (Big Data), computação utilizando nuvens de dados (cloud processing) e técnicas da IA (Inteligência Artificial). Esta tese de doutoramento apresenta as principais consequências destes serviços e os papéis dos principais usuários e seu impacto na sociedade. Dentro desse contexto, este trabalho tem como objetivo explorar as oportunidades de inovações digitais que envolvem a concepção de uma cidade Inteligente (Smart-City), sendo proposta a exploração de grande base de dados disponibilizadas em nuvens e serviços web, onde os cidadãos serão considerados usuários, operadores e desenvolvedores de serviços e designers utilizando políticas públicas capazes de gerenciar a privacidade e transparência do fluxo de informações. No final desse trabalho são apresentados dois estudos de caso práticos de uma cidade conectada através de serviços, e soluções baseadas no uso de IA utilizando as linguagens naturais de código aberto (Scratch e Python) e a plataforma de prototipagem Arduino Abstract: In recent years the world has undergone many changes. In recent years the world has undergone many changes. On a professional level, jobs evolve, transform or even change radically when they do not disappear or when new ones are created. Megacities are developing, people are regrouping in cities and little by little they are leaving our countryside. We are moving from humanity to urbanity. This is part of real changes that affect everyone, directly or indirectly: climate change, digital uses, scarcity of natural resources, demography, urbanization. The vast majority of web services are targeting applications available on smartphones. In search of improving the services provided to the population, we predict that all cities of the 21st century will have to use app platforms, and transform themselves into a service-oriented society. Consequently, the challenge for public services will be to produce and present evidence and indications of the real benefits provided to the social well-being of the population from the use of service applications. In a prospective service approach, which should be integrated into this new intelligent environment based on the massive use of Big Data, computing using data clouds (cloud processing) and AI (Artificial Intelligence) techniques. This PHD thesis presents the main consequences of these services and the roles of the main users and their impact on society. Within this context, this work aims to explore the opportunities for digital innovations that involve the design of a Smart-City, proposing the exploration of large databases available in clouds and web services, where citizens will be considered users, operators and service developers and designers using public policies capable of managing the privacy and transparency of the flow of information. At the end of this work, two practical case studies of a city connected through services are presented, and solutions based on the use of AI using the open-source natural language (Scratch and Python) and the Arduino prototyping platform Doutorado Mecatrônica Doutora em Engenharia Mecânica

Submitted by Julia CTC/B (julia.vieira@uerj.br) on 2022-02-07T14:00:10Z No. of bitstreams: 1 Dissertação - Anny Caroline Correa Chagas - 2021 - Completo.pdf: 3700977 bytes, checksum: 6a3c207ed68d25e65719fa7b35bb5b02 (MD5) Made available in DSpace on 2022-02-07T14:00:10Z (GMT). No. of bitstreams: 1 Dissertação - Anny Caroline Correa Chagas - 2021 - Completo.pdf: 3700977 bytes, checksum: 6a3c207ed68d25e65719fa7b35bb5b02 (MD5) Previous issue date: 2021-11-12 Durante o desenvolvimento de um dispositivo embarcado, a tarefa de gerenciar os modos de economia de energia é normalmente delegada aos desenvolvedores das aplicações, principalmente quando o dispositivo possui recursos limitados e não há um sistema operacional. Essa abordagem acaba por tornar a aplicação difícil de ler e escrever e exigir um grande conhecimento sobre os hardwares utilizados. Em contrapartida, o gerenciamento de energia de dispositivos embarcados pode reduzir significativamente seu consumo e prolongar a vida útil de baterias. Nesse contexto, avaliamos o uso dos mecanismos transparentes de gerenciamento de energia da linguagem de programação Céu no desenvolvimento de aplicações embarcadas com recursos limitados. A semântica síncrona de Céu garante que reações ao ambiente sempre alcancem um estado ocioso, no qual a linguagem pode aplicar o modo de economia mais eficiente possível para cada hardware utilizado. A fim de avaliar a viabilidade de uso dessa linguagem, comparamos implementações em Céu e em Arduino de duas aplicações típicas: um sistema de iluminação inteligente e um dispositivo de coleta de dados de sensores. Para apoiar a implementação das aplicações em Céu, desenvolvemos drivers cientes de energia para as classes de sensores digitais e analógicos, além de um driver específico para o sensor de temperatura e umidade DHT11. Em ambas as aplicações as implementações em Céu se mostraram mais eficientes em relação ao consumo de energia em pelo menos 30%, com a penalidade do aumento de uso de memória. O aumento no uso de memória se mostrou significativo em uma das aplicações e indica uma limitação para a adoção da linguagem neste contexto. Em contrapartida, as implementações em Céu apresentaram uma melhor legibilidade. During the development of an embedded device, the task of managing power-saving modes is usually delegated to the application developers, especially when a device has limited resources and there isn’t an operating system. This approach produces applications that are harder to read and write and requires developers to know more about the hardware used. In contrast, the power management of embedded devices can significantly reduce power consumption and extend battery life. In this context, we propose the use of transparent energy saving mechanisms of Céu programming language in the development of resource-constrained embedded applications. Its synchronous semantics ensures that reactions to the environment always reach an idle state, in which the language can apply the most efficient power mode for each hardware used. In order to evaluate the use of this language, we compared implementations in Céu and Arduino of two applications: an smart lighting system and a sensor data collection device. To support the implementation of the Céu applications, we have developed energy-aware drivers for digital and analog sensors, as well as a specific driver for the DHT11 temperature and humidity sensor. In both applications, the implementations in Céu proved to be more efficient in terms of energy consumption by at least 30%, with a penalty on increased memory usage. The increase in memory usage was significant in one of the applications and indicates a limitation for the adoption of the language in this context. In contrast, implementations in Céu showed better readability.

Orientador: José Raimundo de Oliveira Dissertação (mestrado) - Universidade Estadual de Campinas, Faculdade de Engenharia Elétrica e de Computação Resumo: Este trabalho analisa as possibilidades de arquiteturas de hardware buscando encontrar uma plataforma de desenvolvimento escalável e possível de se adaptar a diferentes estruturas mecânicas de veículos móveis. Esta plataforma deve ainda ter sensores suficientes para permitir comportamentos autônomos ao veículo. Para isto, de forma a entender melhor o conceito de autonomia, primeiramente foram analisadas as capacidades mentais humanas. Das capacidades estudadas foram escolhidas as capacidades de sensação, percepção, orientação e cognição como capacidades relacionadas ao hardware quando implantadas em veículos móveis artificialmente. Em seguida cada uma destas quatro capacidades mentais foi analisada a fundo buscando métodos e sistemas para solucionar estes problemas. Foram analisadas também as possibilidades de topologias em rede de forma a conectar os módulos individuais e propostos critérios de escolha dos módulos e topologias do sistema. Após todas estas análises exaustivas, onde somente as partes mais importantes foram incluídas neste trabalho, foi escolhida a topologia de barramento serial com arbitração em hardware para permitir modularidade, escalabilidade e confiabilidade. Como barramento elétrico foi escolhido o barramento CAN (Controller Area Network) que juntamente com diversos módulos especificados neste trabalho resultam na plataforma que foi chamada "Sistema Autônomo Completo". Com base neste sistema, foram propostos como resultados duas simplificações: uma baseada em veículos que operam no solo (bidimensional) e outra para veículos que operam em ambientes tridimensionais como o ar ou a água. Buscando um enfoque educacional foi proposta uma sequência de implantação do sistema autônomo completo e alguns estudos de casos estão apresentados. Com este trabalho foi possível estruturar e criar uma sequência de desenvolvimento de um veículo móvel robótico em fases que podem ser facilmente seguidas por escolas ou empresas Abstract: This work analyzes hardware architectures of embedded systems, searching for a development platform of mobile robots. This platform must be scalable and easily adaptable to several types of mechanical designs of mobile vehicles. And it must have enough sensors in order to reach autonomous performance. For better understanding concepts of autonomy, the human brain capacities were studied. From the studied capacities, sensation, perception, representation and orientation were chosen. These four capacities were chosen as related with hardware implementations if artificially designed for mobile vehicles. Network topologies for connecting modules of independent methods for the artificial brain capabilities mentioned were also analyzed. For choosing the best proposal, some criteria were defined for the modules and system topologies. After this analysis, where only the most important parts were included, a topology was chosen. The chosen topology is the serial bus with hardware arbitration. The chosen electrical bus was the CANbus, which together with the other modules specified in this work resulted in the platform called "Full Autonomous Vehicle". Based on this system platform, simplifications were proposed: one focused on vehicles with two-dimensional movements, and other focused on vehicles with three-dimensional movements. Searching for an educational point-of-view, an implementation sequence was proposed for the full autonomous vehicle and some cases were studied. With this work was possible to organize and create a development sequence of a robotic mobile vehicle divided by phases. These phases can be easily followed by schools and companies Mestrado Automação Mestre em Engenharia Elétrica

Orientador: Fabiano Fruett Dissertação (mestrado) - Universidade Estadual de Campinas, Faculdade de Engenharia Elétrica e de Computação Resumo: Existem diversos sistemas e equipamentos, com finalidades específicas, envolvendo o monitoramento das mudanças de clima e de tempo. Entretanto, a maioria desses sistemas e equipamentos disponíveis no mercado possuem alto custo, o que normalmente inviabiliza sua utilização em larga escala. Além disso, a maioria dos sistemas e equipamentos para este fim são importados, o que dificulta ainda mais a sua inserção em aplicações corriqueiras. Este trabalho descreve o desenvolvimento, projeto, testes e aplicação de uma rede de sensores sem fio de baixo custo, para monitoramento em tempo real da temperatura ambiente, umidade relativa do ar e pressão atmosférica, como uma alternativa nacional para pesquisas que necessitem de equipamentos para monitoramento ambiental. A rede é composta de quatro nós sensores e um nó coordenador. Os nós sensores possuem um sensor de temperatura e umidade e um sensor de pressão barométrica ¿ ambos com interface digital ¿ além de um microcontrolador de baixo consumo de energia e baixo custo, e um módulo de comunicação para uma rede operando na frequência de 2,4GHz, para conexão numa rede padrão IEEE 802.15.4. O nó coordenador possui outro módulo de comunicação para a conexão na rede sem fio, um microcontrolador, um cartão de memória para armazenamento das informações de cada nó sensor e interface Ethernet para disponibilizar as medidas do sensor em uma página web, acessada através de um IP estático em um browser de internet comum. Testes em laboratório e em campo atestaram autonomia do nó sensor (em torno de 90 dias para uma bateria de 500mAh) e alcance (de aproximadamente 150m em visada direta) e comprovaram a conformidade dos valores medidos por cada nó, através da comparação com um sistema de referência Abstract: There are several systems and equipments with specific applications related to climate and weather change monitoring. However, most of these systems and equipments available in the market are too expensive ¿ which usually prevents their use in large scale. Furthermore, most of them used for such purpose are imported, which further complicates their insertion in everyday applications. This work describes the development, implementation and application of a low-cost wireless sensor network for temperature, relative humidity and atmospheric pressure monitoring, in real-time as a national alternative for researches which demand equipments for environmental monitoring. The network consists of four sensor nodes and a coordinator node. Sensor nodes have a temperature and humidity sensor and a barometric sensor ¿ both with digital interface ¿ plus a low cost and low power microcontroller and a communication module for the wireless network operating at 2.4GHz for establishing connection to an IEEE 802.15.4 network. Coordinator node has another communication module to the wireless network connection, a microcontroller for receiving measurements, a memory card for storage of each sensor node¿s information, and Ethernet interface to provide sensor node¿s information in an embedded webpage, accessed through a static IP in a common internet browser. Tests performed in laboratories and in the field attested the node¿s autonomy (around 90 days for a 500mAh battery) and reach (approximately 150m line-of-sight), and proved the compliance of measurements performed by each sensor node, through comparison with a reference system Mestrado Eletrônica, Microeletrônica e Optoeletrônica Mestre em Engenharia Elétrica

Orientador: Rodolfo Jardim de Azevedo Dissertação (mestrado) - Universidade Estadual de Campinas, Instituto de Computação Resumo: Devido ao aumento da quantidade de sistemas embarcados no dia a dia das pessoas, faz-se necessário que tais sistemas tenham desempenho ótimo aliado a um baixo custo de produção. O Projeto Chameleon é um projeto direcionado para a área de arquiteturas embarcadas reconfiguráveis, voltado para a determinação de padrões de programas que devem ser implementados em hardware de forma a otimizar o desempenho de tais sistemas embarcados. Este trabalho apresenta a biblioteca para seleção de padrões de programas ¿ Pattern Matcher, que corresponde a um dos módulos do Projeto Chameleon. A sua principal característica é a habilidade de filtrar padrões de programas originados de uma massa de dados de grandes proporções, onde fica praticamente impossível uma análise manual de quais padrões devem ser selecionados para implementação no hardware. As principais contribuições deste projeto são: um conjunto de filtros que podem ser utilizados de forma individual ou conjugada de modo a determinar os padrões que atendem as necessidades dos projetistas, além de um conjunto de funções estatísticas que permitem analisar um conjunto de padrões de programas, juntamente com uma arquitetura de software modular capaz de suportar novas extensões de filtros e análises estatísticas Abstract: Due to the ever increasing usage of embedded systems in our day lives, these systems are required to accomplish an optimal performance along with a low cost os production. The Chameleon Project focuses on embedded reconfigurable architectures, where it struggles to pin point which code patterns are elect able to be implemented in hardware in order to optimize the overall system performance. This theses presents the Pattern Matcher, a library that fits the Chameleon Project architecture. Its mains capabilities comprises the automatic code pattern filtering. Since these patterns belong to a huge data base, it would be virtually impossible to manually select the code patterns that may fit a developer's need among thousands of them. The main contributions of this theses are: a set of filters that can be used individually or chained in order to pick those code patterns that fit someone needs, along with a set of statistical functionalities that allow one to have an overview of an entire library of code patterns and an extensible software architecture that can be extended to support new filters and statistical functionalities Mestrado Engenharia de Computação Mestre em Computação

Orientador: Alice Maria B. H. Tokarnia Dissertação (mestrado) - Universidade Estadual de Campinas, Faculdade de Engenharia Eletrica e de Computação Mestrado

Orientador: Rodolfo Jardim de Azevedo Dissertação (mestrado) - Universidade Estadual de Campinas, Instituto de Computação Resumo: E cada vez mais comum encontrar implementacões de complexos sistemas dedicados em um único chip (telefones celulares, PDA's, etc.). Quanto mais complexos, maiores as dificuldades para atingir requisitos como área de silício ocupada, desempenho e consumo de energia. A compressão de código, inicialmente concebida para diminuir a memória ocupada, através da compactação do software, atualmente traz vantagens também no desempenho e consumo de energia do sistema, através do aumento da taxa de acertos à cache do processador. Este trabalho propõe o projeto de um descompressor de código, baseado na técnica PDC-ComPacket, implementado de forma integrada ao pipeline do Leon2 (SPARC V8). Chegou-se a uma implementação prototipada em FPGA, com razões de compressão (tamanho final do programa comprimido e do descompressor em relação ao programa original) variando entre 72% e 88%, melhora no desempenho de até 45% e redução de energia de até 35%, validado através de dois benchmarks: MediaBench e MiBench. Além disso, são apresentados uma série de experimentos que exploram os tradeoffs envolvendo compressão, desempenho e consumo de energia Abstract: Implementations of Complex Dedicated Systems on a single chip has become very common (cell-phones, PDA's, etc.). As complexity grows, also grows the required effort to reach constraints such as the silicon area, performance and energy consumption. The code compression, initially conceived to decrease the memory size, today also brings advantages in the performance and energy consumption of the system, due to an increase in the processor's cache hit ratio. This document proposes the design of a code decompressor, based on the PDC-ComPacket technique, embedding it into the Leon2 (SPARC V8) pipeline. We have achieved a functional implementation on a FPGA, with compression ratios (compressed program plus decompressor size related to the original program) ranging from 72% to 88%, performance speed-up of up to 45% and a reduction on energy consumption of up to 35%, validated through two benchmarks: MediaBench e MiBench. In addiction, we present a bunch of experiments, exploiting the tradeoffs related to compression, performance and energy consumption Mestrado Arquitetura de Computadores Mestre em Ciência da Computação

Orientadores: Rodolfo Jardim de Azevedo, Guido Costa Souza de Araujo Dissertação (mestrado) - Universidade Estadual de Campinas, Instituto de Computação Resumo: Com a constante redução do tamanho dos transistores e o conseqüente aumento do número de transistores em um mesmo chip, a potência dissipada pelos circuitos digitais está aumentando exponencialmente. As implicações do aumento de potência vão desde o aumento de custo advindo de soluções elaboradas para o resfriamento do chip e da limitação crítica do tempo de bateria até a própria destruição do chip. Por estes motivos, o projeto de circuitos digitais visando a redução do consumo de potência têm se tornado um fator cada vez mais importante no fluxo de projeto - o chamado low power design. Esta dissertação de mestrado apresenta a PowerSC, uma biblioteca que estende as capacidades de SystemC, dando suporte _a captura da atividade de transição de modelos em descrições de alto nível, em código C++. Além disso, propõe-se uma metodologia mais simples e transparente para o usuário, como uma alternativa à metodologia de uma ferramenta comercial. Outra contribuição deste trabalho é o algoritmo SMS, um algoritmo de monitoração eficiente, que consegue reduzir drasticamente o tempo de monitoração, com uma perda mínima de precisão. Os resultados experimentais obtidos mostram a factibilidade do uso de nossa abordagem para a captura efetiva da atividade de transição de modelos SystemC Abstract: With the ever-shrinking size of the transistors and the consequent growth in the number of transistors per chip, the power dissipated by digital circuits is raising exponentially. There are several implications of the increasing of power consumption, ranging from the higher cost per chip, resulting from elaborated cooling and packaging solutions, and the critical limitation of the battery's lifetime to the circuit failure. Thus, the design of integrated circuits aiming at the reduction of the power consumption has become an important role in the design flow - the so-called low power design. This master thesis introduces the PowerSC, a library that extends the capabilities of SystemC, enabling the capture of the switching activity of high-level description models, coded in C++. Moreover, a simpler and transparent methodology is proposed, alternatively to a methodology of a commercial tool. Another contribution of this thesis is the SMS algorithm, an efficient monitoring algorithm, which can dramatically reduce the monitoring time, with a minimal loss of accuracy. The experimental results show the feasibility of the using of our approach to the effective capture of switching activity from SystemC models Mestrado Mestre em Ciência da Computação

Orientador: Sandro Rigo, Guido Araujo Dissertação (mestrado) - Universidade Estadual de Campinas, Instituto de Computação Resumo: Com o passar do anos, os sistemas digitais estão se tornando cada vez mais complexos, aglutinando processadores de propósito geral com hardware e barramentos especializados em uma única pastilha de silício, devido às restrições de consumo, espaço e desempenho. Para contornar esta complexidade e o curto time-to-market, os projetistas estão adotando novas metodologias de descriçãao de hardware em alto nível baseadas em linguagens de descrição de sistemas como o SystemC. Estas descrições permitem o desenvolvimento e o teste do software cedo, sobre um ambiente simulado, e são mais rápidas de escrever e simular que as descrições em baixo níivel. A desvantagem é a perda da precisão da simulação no que diz respeito aos ciclos de clock, que pode ser ignorada nas fases iniciais de projeto. O ArchC é um projeto do LSC que tem como alvo a geração de simuladores de conjuntos de instruções e outras ferramentas a partir de modelos descritos em uma linguagem similar a SystemC. Os simuladores gerados são compatíveis com SystemC e podem ser compilados com ferramentas gratuitas como GCC. Seguindo os passos da indústria, ele suporta descrições de alto nível com comunicação por chamada de funções (TLM ¿ Modelagem em nível de transações ) desde a versão 2.0. Um problema comum quando se está desenvolvendo hardware especializado usando linguagens de descrição de alto nível é a depuração. A utilização das ferramentas existentes como o GDB (GNU Debugger) não é trivial dado que a biblioteca SystemC passa a fazer parte do simulador quando este é compilado. Propomos uma metodologia de depuração baseada em reflexão computacional de módulos SystemC para gerar dicionários que alimentam um módulo capaz de inspecionar e alterar outros módulos em tempo de execução. No presente trabalho, apresentaremos a ARP, a plataforma de referência do ArchC. Seu público alvo são os arquitetos de projetos baseados em plataformas, fornecendo um ambiente para o desenvolvimento de plataformas utilizando simuladores ArchC e os novos usuários, introduzindo o protocolo de comunicação do ArchC, o SystemC e as metodologias relacionadas ao projeto de plataformas Abstract: Digital systems are becoming more and more complex through the years, putting general purpose processors together with specialized hardware and buses into the same silicon die, due to power, area and performance constraints. In order to deal with this complexity and a short time-to-market, designers are adopting high level hardware descriptions, based on languages such as SystemC. Those descriptions permit early software development and test under a simulated environment, and are also faster to be coded and simulated than low level descriptions. The tradeoff is the loss of simulation precision regarding clock cycles, that can be ignored in early project phases. ArchC is an architecture description language aiming retargetable instruction set simulator generation described in a SystemC like language. The generated simulator is full SystemC compatible and can be compiled with free available tools, as GNU GCC. Following industry path, it supports high level descriptions with Transaction Level Modeling (TLM) communication capabilities since version 2.0. A common problem when developing specialized hardware using high level description languages is debugging. The use of existing tools like GDB (GNU Debugger) is not straightforward since SystemC library becames part of the executable simulator. We propose a new platform debugging methodology based on computational reflection of SystemC modules to generate a dictionary. This dictionary feeds a special SystemC module capable of inspecting and changing attributes of platform modules at run time. In the present work, the ArchC Reference Platform is introduced. It aims the platform based architects, supplying a framework for platform design using ArchC simulators, introducing ArchC communication protocol, SystemC and platform design methodologies Mestrado Arquitetura de Computadores Mestre em Ciência da Computação

Orientadores: Rodolfo Jardim de Azevedo, Guido Costa Souza de Araujo Dissertação (mestrado) - Universidade Estadual de Campinas, Instituto de Computação Mestrado Mestre em Matemática

Orientador: Alice Maria B. H. Tokarnia Dissertação (mestrado) - Universidade Estadual de Campinas, Faculdade de Engenharia Eletrica e de Computação Resumo: Este trabalho descreve três algoritmos para a síntese de sistemas embutidos atendendo à restrição de desempenho representada pela taxa de chegada dos dados, através de uma estrutura de pipeline de processadores para execução das tarefas, ao mesmo tempo em que minimizam diferentes parâmetros de qualidade dos sistemas: número de processadores; custo e latência total. Os algoritmos realizam o particionamento hardware-software das tarefas, a alocação dos processadores, o mapeamento e escalonamento das tarefas. A alocação de processadores e o mapeamento e escalonamento de tarefas são problemas classificados como NP-Completo e, portanto, foram aplicados métodos heurísticos para suas resoluções. Como exemplos de aplicação são apresentados os pipelines sintetizados pelos algoritmos para grafos sintéticos e para um compressor de áudio digital (AC3). Os pipelines sintetizados atingem métricas de qualidade superiores a outros algoritmos publicados Abstract: This work presents three heuristics for sinthesizing pipelined embedded systems that satisfy a throughput constraint derived from the maximum input data are adopting a pipeline structure of processors while minimizing system quality parameters: cost, number of processors, or number of stages. The algorithms perform tasks hardware-software partitioning, processors allocation and task mapping and scheduling. Since processors allocation and task mapping and scheduling are NP-Complete problems, heuristics methods were applied. The examples present the pipelines synthesized by the algorithms for large synthetic systems comparing the quality parameters minimization results and for a real audio compressor (AC3) application. The pipelines reached quality metrics higher than other published algorithms Mestrado Engenharia de Computação Mestre em Engenharia Elétrica

Orientadores: Norian Marranghello Tese (doutorado) - Universidade Estadual de Campinas, Faculdade de Engenharia Eletrica e de Computação Resumo: O projeto de sistemas digitais alcançou um elevado grau de complexidade, inviabilizando sua consecução sem o uso de ferramentas de CAD. O ponto de partida de tais ferramentas consiste numa visão conceitual do sistema pretendido (dada por um ou mais modelos conceituais), a qual é capturada para tratamento computacional por uma ou mais linguagens de especificação. Várias dessas linguagens foram desenvolvidas visando capturar tantas características de hardware e de software quanto possível, de acordo com diferentes metodologias de projeto. Rede de Petri é uma classe de modelos conceituais utilizada na modelagem de diversos tipos de sistemas computacionais paralelos. Algumas extensões de rede de Petri foram propostas visando à descrição, de forma tão acurada quanto possível, de características de sistemas digitais. Entretanto, somente duas destas extensões possuem um número maior de características necessárias à descrição integral de tais sistemas. O presente trabalho apresenta uma extensão de rede de Petri desenvolvida para superar as limitações das demais extensões na representação de sistemas digitais. O trabalho apresenta, também, uma metodologia de coprojeto hardware/software na qual a extensão proposta pode ser usada como linguagem de modelagem interna. Tal plataforma visa a descrição, simulação, análise, validação e síntese em alto nível de sistemas digitais embutidos Abstract: Digital system design has reached a high degree of complexity that prevents its realization without CAD tools. The starting point of such tools consists on a conceptual view of the intended system (given by one or more conceptual models), which is captured for computational handling by one or more specification languages. Several of such languages were developed aiming to capture as many hardware and software characteristics as possible, according to different design methodologies. Petri net is a class of conceptual models for parallel system modeling. Some Petri net extensions have been proposed aiming at describing digital systems characteristics as accurately as possible. However, only two of them have nearly all features needed to describe such systems in full. This work presents a Petri net extension developed to overcome the restrictions for digital system modeling through Petri net extensions. A hardware/software codesign methodology in which the proposed extension can be used as the internal modeling language is presented as well. Such a framework aims embedded digital system description, simulation, analysis, validation, and high-level synthesis Doutorado Eletrônica, Microeletrônica e Optoeletrônica Doutor em Engenharia Elétrica

Orientadores: Guido Costa Souza de Araujo, Furio Damiani Tese (doutorado) - Universidade Estadual de Campinas, Faculdade de Engenharia Eletrica e de Computação Resumo: O crescente uso de sistemas embutidos é uma evidência nos mercados de telecomunicações, multimídia e produtos eletro-eletrônicos em geral. Por serem sistemas utilizados em um mercado com grande volume de produção, as reduções de custo de projeto têm um impacto considerável no preço final do produto. Como resultado da necessidade de redução de custos, estes sistemas são muitas vezes implementados integrando um núcleo de um processador, um circuito de aplicação específica (ASIC - Application Specific Integrated Circuits) e uma memória de programa/dados em um único chip (SOC - System-On-a-Chip).Como os sistemas embutidos estão se tornando cada vez mais complexos, o tamanho dos seus programas vem crescendo de maneira considerável. O resultado é o aparecimento de sistemas nos quais a memória de programa ocupa uma grande área de silício, mais do que os outros módulos. Portanto, minimizar o tamanho do programa torna-se uma parte importante dentro dos esforços de projeto destes sistemas. Uma maneira de reduzir o tamanho do programa é projetar sistemas que possam executar código comprimido. Nós propomos uma técnica de compressão de código de programa chamada de fatoração de operandos. A idéia principal desta técnica é a separação das árvores de expressão do programa em seqüências de operadores representadas por um conjunto de instruções e de operandos representados pelo conjunto de registradores e imediatos das instruções... Observação: O resumo, na íntegra, poderá ser visualizado no texto completo da tese digital Abstract: The increasing use of embedded systems is a clear trend in the telecommunication, multimedia and consumer electronics industry. Because these systems are designed for high-volume market, a cost reduction can have a large impact in the final price of the product. Driven by the need to reduce cost, these systems are implemented by putting together a core processor, an ASIC (Application Specific Integrated Circuits) and a program/data memory into a single chip. These systems are known as SOC - System-On-a-Chip. As embedded systems are becoming more complex, the size of embedded programs is growing considerably large. The results are systems in which program memories account for the largest share of total die area, more than the area of the others modules. Thus, minimizing program size has become an important part of the design effort of these systems. We propose a program code compression technique called operand factorization. The key idea of operand factorization is the separation of program expression trees into sequences of operators and operands (registers and immediates). Using operand factorization we show that tree and operand sequences have exponential frequency distributions. A set of experiments is performed to determine the best encoding technique that explores this feature. The experimental results, using the studied techniques, show an average compression ratio of 43% for SPEC CINT95 programs, running on a MIPS R2000 processor and 60% for a set embedded programs running on the TMS320C25... Note: The complete abstract is available with the full electronic digital thesis or dissertations Doutorado Doutor em Engenharia Elétrica

Submitted by Adson Nogueira Alves (adson.nogueira@unesp.br) on 2021-08-16T16:16:59Z No. of bitstreams: 1 Dissertacao_Adson_Nogueira_Alves.pdf: 10846032 bytes, checksum: e9f1836117ecfefa8a99b2e8cbd8368d (MD5) Rejected by JOÃO PEDRO ALVES CARDOSO (joao.cardoso@sjbv.unesp.br), reason: Solicitamos que realize correções na submissão seguindo as orientações abaixo: - Elaborar a ficha catalográfica conforme as diretrizes presentes em: https://bibliotecaunespsjbv.wordpress.com/autoarquivamento-de-teses-e-dissertacoes/ - Iniciar a contagem de páginas a partir da folha de rosto (não contar apenas a capa e o verso da folha de rosto (parte da ficha catalográfica) - Agradecimento à Capes deve ser realizado conforme a seguinte orientação: https://bibliotecaunespsjbv.wordpress.com/trabalhos-financiados-pela-capes/ Agradecemos a compreensão. on 2021-08-16T16:49:07Z (GMT) Submitted by Adson Nogueira Alves (adson.nogueira@unesp.br) on 2021-08-16T18:55:58Z No. of bitstreams: 1 Dissertacao_Adson_Nogueira_Alves.pdf: 10832380 bytes, checksum: 7a4acbac234cd43561fa5ce10513427c (MD5) Rejected by JOÃO PEDRO ALVES CARDOSO (joao.cardoso@sjbv.unesp.br), reason: Solicitamos que realize correções na submissão seguindo as orientações abaixo: - As palavras-chave referentes ao trabalho, a constarem na ficha, devem ser extraídas da ferramenta Tesauro Unesp (https://www.biblioteca.unesp.br/tesauro/vocab/index.php), o qual tem aqui o seu tutorial de uso: https://www.biblioteca.unesp.br/ficha/tutorial_tesauro.pdf - O agradecimento à agência de fomento deve seguir literalmente a forma indicada na diretriz presente em: https://bibliotecaunespsjbv.wordpress.com/trabalhos-financiados-pela-capes/ - Na ficha catalográfica o número de páginas a constar é de: 87 p. - As páginas devem ser contadas a partir da folha de rosto do trabalho, começando, pois, a numeração a ser explicitada na primeira página da Seção "Introdução" a partir da página 17 Agradecemos a compreensão. on 2021-08-16T21:58:46Z (GMT) Submitted by Adson Nogueira Alves (adson.nogueira@unesp.br) on 2021-08-17T13:55:26Z No. of bitstreams: 1 Dissertacao_Adson_Nogueira_Alves.pdf: 10832414 bytes, checksum: 533010c60d35468c364d0f18cce5d8ca (MD5) Rejected by JOÃO PEDRO ALVES CARDOSO (joao.cardoso@sjbv.unesp.br), reason: Solicitamos que realize correções na submissão seguindo as orientações abaixo: - O agradecimento à agência de fomento deve ser escrito literalmente como indicado pela normativa Capes (http://www.in.gov.br/materia/-/asset_publisher/Kujrw0TZC2Mb/content/id/39729251/do1-2018-09-05-portaria-n-206-de-4-de-setembro-de-2018-39729135), ou seja, assim: “This study was financed in part by the Coordenação de Aperfeiçoamento de Pessoal de Nível Superior – Brasil (CAPES) – Finance Code 001” - A primeira página numerada, a da Seção "Introduction", é a 17, devendo aparecer esse número nela (e não o número 1). A sequência de páginas deve ser mostrada a partir da 17, então (2 substituir por 18, 3 por 19 e assim por diante) Agradecemos a compreensão. on 2021-08-17T14:05:41Z (GMT) Submitted by Adson Nogueira Alves (adson.nogueira@unesp.br) on 2021-08-17T14:42:08Z No. of bitstreams: 1 Dissertacao_Adson_Nogueira_Alves.pdf: 10832439 bytes, checksum: 75f5843143be093a884a7263d02803ee (MD5) Rejected by JOÃO PEDRO ALVES CARDOSO (joao.cardoso@sjbv.unesp.br), reason: Solicitamos que realize correções na submissão seguindo as orientações abaixo: O agradecimento à agência de fomento deve adequar-se à Portaria Nº 206, de 4 de setembro de 2018 (do Ministério da Educação/Fundação Coordenação de Aperfeiçoamento de Pessoal de Nível Superior/Gabinete), seguindo as seguintes indicações: "Art. 2º Para fins de identificação da fonte de financiamento fica autorizada a utilização do código 001 para todos os financiamentos recebidos. Art. 3º Deverão ser usadas as seguintes expressões, no idioma do trabalho: "O presente trabalho foi realizado com apoio da Coordenação de Aperfeiçoamento de Pessoal de Nível Superior - Brasil (CAPES) - Código de Financiamento 001 "This study was financed in part by the Coordenação de Aperfeiçoamento de Pessoal de Nível Superior - Brasil (CAPES) - Finance Code 001"" Ou seja, o código de financiamento a ser mencionado é 001. Agradecemos a compreensão. on 2021-08-17T16:44:23Z (GMT) Submitted by Adson Nogueira Alves (adson.nogueira@unesp.br) on 2021-08-17T17:36:06Z No. of bitstreams: 1 Dissertacao_Adson_Nogueira_Alves.pdf: 10832414 bytes, checksum: 6ddac0416f1838db84ecdae5a9629311 (MD5) Approved for entry into archive by JOÃO PEDRO ALVES CARDOSO (joao.cardoso@sjbv.unesp.br) on 2021-08-17T18:23:53Z (GMT) No. of bitstreams: 1 alves_an_me_sjbv.pdf: 10832414 bytes, checksum: 6ddac0416f1838db84ecdae5a9629311 (MD5) Made available in DSpace on 2021-08-17T18:23:54Z (GMT). No. of bitstreams: 1 alves_an_me_sjbv.pdf: 10832414 bytes, checksum: 6ddac0416f1838db84ecdae5a9629311 (MD5) Previous issue date: 2021-07-16 Coordenação de Aperfeiçoamento de Pessoal de Nível Superior (CAPES) Veículos aéreos não tripulados (VANT) têm sido alvo de crescente atenção nos últimos anos principalmente devido a sua amplitude de aplicação em atividades complexas e onerosas, como no setor de vigilância, agricultura, entretenimento, entre outros. Todo esse interesse do mercado e acadêmico colocou em evidência novos desafios que a plataforma enfrentará. Entre esses está a complexidade de navegação em ambientes desconhecidos devido a aleatoriedade da posição e dinâmica de movimento dos agentes no ambiente. Com isso, novas técnicas de aprendizado têm sido propostas para essas e outras tarefas nos últimos anos. Particularmente, algoritmos livres de modelo baseados no processo de exploração e aprendizado autônomo, têm obtido destaque nesse domínio, como é o caso do Aprendizado por Reforço (RL) que através de uma abordagem de tentativa e erro busca atingir um comportamento adequado ao robô, utilizando uma Rede Neural para mapear diretamente os estados de entrada para comandos nos atuadores. Com isso qualquer estrutura de controle pré definida se torna desnecessária. O presente trabalho tem como objetivo investigar a navegação de VANTs utilizando um método de ponta e fora da politica, o Soft Actor- Critic (SAC) de Aprendizado Profundo (DL) fazendo uso simultâneo de informações visuais do ambiente e também de multiplos sensores embarcados, e o método de Autoencoder (AE) para redução de dimensionalidade das informações visuais coletadas no ambiente. O trabalho foi desenvolvido no ambiente de simulação CoppeliaSim, que tem alto grau de fidelidade em relação ao mundo real, utilizando o Pyrep, que é uma estrutura usada para pesquisa de aprendizado de robô. Nesse cenário, foi realizado uma investigação sobre a representação dos estados da aeronave e sua navegação em ambientes com ou sem obstáculos, fixos e móveis. Os resultados mostraram que a politica aprendida foi capaz de realizar o controle de baixo nível do VANT em todos os cenários analisados, a generalização da dinâmica aprendida teve boa evolução conforme aumentava a complexidade do ambiente, porém para cada novo cenário novos treinamentos eram necessários, devido ao período de adaptação, evoluindo conforme previsto. Unmanned Aerial Vehicles (UAV) have received increasing attention in recent years mainly due to their breadth of application in complex and costly activities, such as surveillance, agriculture, and entertainment. All of this market and academic interest has highlighted new challenges that the platform will confront. Among these challenges is the complexity of navigation in unknown environments due to the randomness of agents’ position and movement dynamics in the environment. Thus, new learning techniques have been proposed for these and other tasks in recent years. Particularly, model-free algorithms based on the process of exploration and autonomous learning have been highlighted in this domain. This is the case of Reinforcement Learning (RL). RL seeks appropriate behavior for the robot through a trial and error approach and mapping input states to commands in actuators directly. Thus, any pre-defined control structure becomes unnecessary. The present work aims to investigate the navigation of UAVs using a state-of-the-art method and off-policy method, the Soft Actor-Critic (SAC) of Deep Learning (DL). Our proposed approach employs visual information from the environment and multiple embedded sensors and the Autoencoder (AE) method to reduce the dimensionality of the visual data collected in the environment. We developed our work using the CoppeliaSim simulator, which has a high degree of fidelity concerning the real world. In this scenario, we investigated the aircraft state representation and the resulting navigation in environments with or without obstacles, fixed and mobile. The results showed that the learned policy was able to perform the low-level control of the UAV in all analyzed scenarios. The learned policies have good generalization capabilities. However, as the complexity of the environment increased, we re-used the learned policies from less complex environments with further training needed. CAPES: 001

Recentes metodologias e ferramentas de projetos de sistemas multiprocessados em chip (MPSoC) aumentam a produtividade por meio da utilização de plataformas baseadas em simuladores, antes de definir os últimos detalhes da arquitetura. No entanto, a simulação só é eficiente quando utiliza ferramentas de modelagem que suportem a descrição do comportamento do sistema em um elevado nível de abstração. A escassez de plataformas virtuais de MPSoCs que integrem hardware e software escaláveis nos motivou a desenvolver o MPSoCBench, que consiste de um conjunto escalável de MPSoCs incluindo quatro modelos de processadores (PowerPC, MIPS, SPARC e ARM), organizado em plataformas com 1, 2, 4, 8, 16, 32 e 64 núcleos, cross-compiladores, IPs, interconexões, 17 aplicações paralelas e estimativa de consumo de energia para os principais componentes (processadores, roteadores, memória principal e caches). Uma importante demanda em projetos MPSoC é atender às restrições de consumo de energia o mais cedo possível. Considerando que o desempenho do processador está diretamente relacionado ao consumo, há um crescente interesse em explorar o trade-off entre consumo de energia e desempenho, tendo em conta o domínio da aplicação alvo. Técnicas de escalabilidade dinâmica de freqüência e voltagem fundamentam-se em gerenciar o nível de tensão e frequência da CPU, permitindo que o sistema alcance apenas o desempenho suficiente para processar a carga de trabalho, reduzindo, consequentemente, o consumo de energia. Para explorar a eficiência energética e desempenho, foram adicionados recursos ao MPSoCBench, visando explorar escalabilidade dinâmica de voltaegem e frequência (DVFS) e foram validados três mecanismos com base na estimativa dinâmica de energia e taxa de uso de CPU. ABSTRACT - Recent design methodologies and tools aim at enhancing the design productivity by providing a software development platform before the definition of the final Multiprocessor System on Chip (MPSoC) architecture details. However, simulation can only be efficiently performed when using a modeling and simulation engine that supports system behavior description at a high abstraction level. The lack of MPSoC virtual platform prototyping integrating both scalable hardware and software in order to create and evaluate new methodologies and tools motivated us to develop the MPSoCBench, a scalable set of MPSoCs including four different ISAs (PowerPC, MIPS, SPARC, and ARM) organized in platforms with 1, 2, 4, 8, 16, 32, and 64 cores, cross-compilers, IPs, interconnections, 17 parallel version of software from well-known benchmarks, and power consumption estimation for main components (processors, routers, memory, and caches). An important demand in MPSoC designs is the addressing of energy consumption constraints as early as possible. Whereas processor performance comes with a high power cost, there is an increasing interest in exploring the trade-off between power and performance, taking into account the target application domain. Dynamic Voltage and Frequency Scaling techniques adaptively scale the voltage and frequency levels of the CPU allowing it to reach just enough performance to process the system workload while meeting throughput constraints, and thereby, reducing the energy consumption. To explore this wide design space for energy efficiency and performance, both for hardware and software components, we provided MPSoCBench features to explore dynamic voltage and frequency scalability (DVFS) and evaluated three mechanisms based on energy estimation and CPU usage rate.

Orientador: José Antonio Siqueira Dias Tese (doutorado) - Universidade Estadual de Campinas, Faculdade de Engenharia Elétrica e de Computação Resumo: Desde o início das privatizações do setor elétrico brasileiro, meados da década de 90, as empresas desenvolvem suas atividades como qualquer outra, buscando lucro e desenvolvimento contínuo, através da fixação de metas e resultados, bem como no aprimoramento de gestão. Porém, um dos maiores problemas enfrentados pelo setor elétrico brasileiro são as perdas tanto na transmissão como na distribuição. Em ambos os casos, uma parcela das perdas do sistema elétrico são repassadas às tarifas e pagas pelos consumidores regulares. No sistema gerido pela Ampla energia, concessionária de distribuição de energia elétrica que atua no Estado do Rio de Janeiro, as perdas representam 18,40 % da energia distribuída. Neste trabalho, são propostos cinco módulos que visam o desenvolvimento de um sistema não intrusivo para auxiliar no combate às perdas não técnicas causadas pelas fraudes de energia na rede de distribuição. Este trabalho foi projetado e implementado com instrumentação de baixo consumo, a alimentação é proveniente de sistema de energy harvesting eletromagnético e o envio dos dados é realizado via wireless pode alcançar até 350 metros com visada direta. O sistema de medição é dotado de um TC (Transformador de Corrente), do tipo clamp, e possui capacidade para 120 A de corrente no primário. Este, além de fornecer o sinal a ser mensurado, também prove o sinal para a entrada do núcleo de energy harvesting. No qual, inicia a carga dos supercapacitores com correntes a partir de 200 mA no primário do TC. Além disso, foi desenvolvido um sistema para realizar a sintonia da frequência de ressonância para 60 Hz, que ocorre, através da redução ou cancelamento da reatância indutiva do TC. O consumo geral do sistema desenvolvido fica em torno de 36 uA (quando realizando medidas) e, nos testes realizados em campo, foi verificado que o sistema energy harvesting proporciona autonomia energética ao módulo apenas com a energia consumida por um refrigerador. Em decorrência do baixo nível de ruído, a sensibilidade do sistema de medida é extremamente alta, pois, o mesmo está equipado com um conversor A/D sigma delta de 24 bits, que detecta variações na ordem de 1,83 mA na corrente RMS monitorada. Para trabalhos futuros, pretende-se investigar novas técnicas para redução do consumo na transmissão sem fio e também circuitos dedicados para aumentar a eficiência do sistema de harvesting e, ainda, reduzir o consumo geral do sistema de medida Abstract: Since the beginning of privatizations of the Brazilian electricity sector, mid-90s, companies develop their activities as any other, for profit and continuous development by setting goals and outcomes as well as the improvement of management. However one of the biggest issues facing the Brazilian electric sector is the losses both in transmission and distribution. In both cases, a portion of the electrical system losses is passed on to fees and paid by regular consumers. The system managed by the large energy, electricity distribution concessionaire which operates in the state of Rio de Janeiro, the losses represent 18.40 \% of the energy distributed. In this work, we propose five modules which aim at the development of a non-intrusive system to help to combat non-technical energy losses caused by fraud in the distribution network. This work was designed and implemented with low consumption instrumentation, the power source comes from electromagnetic energy harvesting system and the data sent is performed via wireless that can reach up to 350 meters with direct view. The measuring system is equipped with a CT (Current Transformer), clamp type, and has up to 120 A of current in the primary. This, in addition to providing the signal to be measured, also provides the signal to the input of the energy harvesting core. In which initiates the charging of the supercapacitors with currents from 200 mA at the primary CT. Furthermore, a system was developed to perform the tuning of the resonant frequency to 60 Hz, that is, by reducing or canceling the inductive reactance CT. The overall consumption of the developed system is around 36 uA (when performing the measurements) and, in the tests in the field, it was found that the energy harvesting system provides energy autonomy to the module only with the energy consumed by a refrigerator. Due to the low noise, the sensitivity of the measurement system is extremely high, because the latter is equipped with an A/D delta sigma 24-bit, which detects variations in the order of 1.83 mA in the monitored RMS current. For future works, is intended to investigate new techniques to reduce consumption in wireless transmission dedicated circuits and also to increase the harvesting system efficiency, and also reduce the overall consumption of the measuring system Doutorado Eletrônica, Microeletrônica e Optoeletrônica Doutor em Engenharia Elétrica CAPES

Orientador: Rodolfo Jardim de Azevedo Dissertação (mestrado profissional) - Universidade Estadual de Campinas, Instituto de Computação Resumo: O crescente aumento da necessidade de se colocar sistemas complexos inteiros dentro de um único chip para atender a demanda de criação de dispositivos cada vez menores, com mais funcionalidades e que precisam ser desenvolvidos cada vez mais rápido, torna necessário o uso de novas metodologias e técnicas de desenvolvimento e validação de sistemas. Barramentos são os elementos que interligam os dispositivos de um sistema. Para se aumentar a eficiência e rapidez no desenvolvimento de sistemas simulados, existe a necessidade do desenvolvimento de mecanismos que facilitem a criação, o uso e o teste de barramentos. Esse trabalho propõe um framework, modelado em alto nível (TLM) e baseado na linguagem SystemC, para auxiliar a criação de simuladores de barramentos. Esse trabalho descreve, detalhadamente, todas as classes e interfaces que compõem o framework proposto. Quatro barramentos, AMBA, Avalon, Wishbone e Coreconnect, foram estudados e são descritos nesse documento. Para dois dos barramentos estudados, AMBA-AHB e Avalon, foram desenvolvidos simuladores baseados no framework proposto. Como os simuladores para os barramentos AHB e Avalon são completamente funcionais e executáveis, esse trabalho também descreve, demonstra e analisa os resultados de experimentos executados com ambos os barramentos Abstract: The system-on-chip era is creating new challenges to the system design. There is an increasing demand for smaller electronic devices with more features and reduced time to market. To face these new challenges is necessary to introduce new methodologies and development techniques. Buses are important elements for connecting devices in a complex system. To increase the efficiency and speed of systems development, it is important to introduce new mechanisms to help the creation and tests of buses. This document presents a framework based on SystemC language and implemented using the transaction level modeling (TLM). The framework goal is to help designers to create bus simulators. This document describes in detail all framework classes and interfaces. Four buses, Wishbone, Coreconnect, AMBA and Avalon are described along the text. Two specific buses, AMBA-AHB and Avalon, were fully implemented and have executable simulators. Tests were performed using these simulators, the test results and analysis are described in the end of this document Mestrado Ciência da Computação Mestre em Ciência da Computação

Orientador: Alice Maria Bastos Hubinger Tokarnia Dissertação (mestrado) - Universidade Estadual de Campinas, Faculdade de Engenharia Elétrica e de Computação Resumo: Um sistema embarcado executa um único programa ou um conjunto pré-definido de programas repetidamente e, muitas vezes, seus componentes podem ser customizados para satisfazer uma especificação com requisitos referentes à área, desempenho e consumo de energia. Caches on-chip, em particular, são alvos de muitos algoritmos de customização por terem uma contribuição importante no desempenho e no consumo de energia de processadores embarcados. Várias aplicações embarcadas processam estruturas de dados cujos padrões de acesso distintos tornam difícil encontrar uma configuração para o cache que garanta desempenho e baixo consumo. Propomos, neste trabalho, uma metodologia para projetar caches de matrizes particionados que satisfaçam uma restrição de tamanho total e em cujas partições estão mapeadas as matrizes da aplicação. Estas partições exploram a diferença de localidade espacial entre as matrizes. Com base na simulação de rastros de acesso à memória para entradas típicas, definimos uma métrica que quantifica o uso que as matrizes fazem das metades das linhas de um cache de matrizes unificado, associativo por conjunto, que satisfaz uma restrição de tamanho. Esta métrica é usada para dividir as matrizes em dois grupos, que são mapeados em duas partições de cache, uma com mesmo tamanho de linha, e outra com metade do tamanho de linha do cache de matrizes unificado. Este procedimento é repetido para várias organizações de cache de matrizes unificados com um tamanho especificado. No final, os caches de matrizes particionados baseados em rastros de acesso à memória com menor tempo médio de acesso à memória são selecionados. Para um decodificador MPEG-2, dependendo do paralelismo dos acessos de dados, os resultados das simulações mostram que o tempo médio de acesso à memória de um cache de matrizes particionado baseado em rastros de 8K bytes apresenta uma redução de 26% a 60%, quando comparado com o cache de matrizes unificado, associativo por conjunto, de mesmo tamanho, com menor tempo médio de acesso à memória. Existe também uma redução de 46% no consumo de energia entre estes caches Abstract: An embedded system executes a single application or a pre-defined set of applications repeatedly and, frequently, its components can be fine-tuned to satisfy a specification with requirements related to area, performance, and energy consumption. On-chip caches, in particular, are the target of several customization algorithms due to its important contribution to the performance and energy consumption of embedded processors. Several embedded applications process data structures whose access patterns turn it difficult to find a cache configuration that guarantees performance and low energy consumption. In this work, we propose a methodology for designing a split array cache that satisfies a total size constraint and in whose partitions the arrays of an application are mapped. Those partitions explore the difference in spatial locality among the matrices. Using traces of memory accesses, obtained for typical input patterns, we define a metric that quantifies the use of the two halves of the lines by array accesses in a unified array set-associative cache that satisfies a size constraint. We use this metric to split the arrays in two groups that are mapped to two cache partitions, one with the same line size, and the other with half line size of that of the unified array cache. This procedure is repeated for several unified array cache organizations of a specified size. In the end, the trace based split array caches with lowest average memory access time are selected. For a MPEG-2 decoder, depending on the parallelism of array accesses, simulation results show that the average memory access time of an 8K byte split array cache is reduced from 26% to 60% as compared to that of the unified set associative array cache of same size with the lowest average memory access time. There is also a reduction of 46% in the consumption of energy Mestrado Engenharia de Computação Mestre em Engenharia Elétrica

Orientador: Rodolfo Jardim de Azevedo Dissertação (mestrado) - Universidade Estadual de Campinas, Instituto de Computação Resumo: Contrariando as projeções para crescimento da economia mundial, o mercado de semicondutores cresce de forma acelerada, a uma taxa superior a 10% ao ano, movimentando anualmente mais de 270 bilhões de dólares. Acompanhando este crescimento, a importação de componentes eletrônicos pelo Brasil é um dos ítens que mais contribuem negativamente em sua balança comercial, deixando claro que o país não tem atuado de forma econômicamente interessante neste mercado. Um consórcio formado por 8 das principais universidades brasileiras, chamado BrazilIP, foi criado tendo como principal intuito inserir o Brasil no seleto grupo de países produtores de artefatos em semicondutores, em especial, na produção de componentes na forma de propriedade intelectual (IPs). Este grupo tem alcançado considerável sucesso ao longo dos últimos anos e é o foco da presente dissertação. O autor, que participou dos três primeiros anos de vida deste consór.cio, buscou registrar, na forma de método, as propostas, cursos, documentos e experiências ocorridas durante seu envolvimento. São também apresentados casos reais de aplicação da metodologia no desenvolvimento de um decoder de áudio MP3 e um codificador RSA. Uma das intenções deste trabalho é evitar que todo o conhecimento, adquirido e gerado pelo consórcio, se volatilize, além de permitir, através deste registro e exemplos de seu uso, que o método seja facilmente reaplicado em outras instituições de pesquisa. Somando-se a estas contribuições, didáticas e documentais, a dissertação ainda analisa vários pontos, positivos e negativos, sobre sua utilização e pioneirismo, propondo complementações e aprimoramentos Abstract: Contrary to the projections ofthe worldwide economy's growth rate, the semiconductor market, estimated in 270 billions of dollars, grows over 10% each year. The electronic components market in Brazil has been growing at the same rate and poses a huge payout for the country in this area, leading to efforts in semiconductor training. The Brazil-IP consortium, formed by 8 of the major universities in Brazil, was created to try to insert the .country into the select group of countries that design semiconductors, focusing on intellectual property (IP) market. This group has achieved a considerable success over the past years and the systematization of its methodology is the focus of this dissertation. The contributions of this work are divided into three groups: (1) It registers the methodology in a reproducible way since the proposals, courses, documents and experiences that took place during the fist years were not put together. Since the author participated in the first three years, he is one of the recommended persons to do that. (2) It also exemplifies the methodology with real case studies, MP3 decoder and RSA, which is small enough to be used as first case exercise for new designers to be trained. (3) Finally it comments, makes suggestions and analyses the positive and negative points of the methodology as applied in the Institute of Computing, proposing enhancements and complementation Mestrado Sistemas de Computação Mestre em Ciência da Computação

Orientador: Alice Maria Bastos Hubinger Tokarnia Dissertação (mestrado) - Universidade Estadual de Campinas,Faculdade de Engenharia Elétrica e de Computação Resumo: Este trabalho apresenta quatro algoritmos de escalonamento dinâmico de Tensão e Frequência (DVFS) em sistemas multiprocessador baseado em caminhos de execução. Nossos alvos são aplicações multimídia executadas em sistemas embarcados, com especificação de qualidade por taxa mínima de entradas (QoS) processadas. Uma fração mínima de entradas, geralmente quadros de dados, precisa ser completamente processada no tempo máximo de resposta especificado. O objetivo dos algoritmos é atuar em quatro cenários que correspondem a sistemas com diferentes possibilidades de escalonamento dinâmico de tensão e frequência e diferentes capacidades de monitoramento da qualidade de serviço. No primeiro cenário, todos os pacotes de dados de entrada recebidos devem ser processados dentro do tempo máximo especificado e o nível de tensão/frequência pode ser ajustado no início da execução da aplicação, sendo o mesmo para todos os processadores. Este cenário é referência para comparação de resultados para os outros cenários. Para o segundo cenário, o nível de tensão/frequência pode ser definido individualmente para um processador, no início da execução de cada tarefa, e dados de entrada de classes específicas podem ser descartados. O terceiro cenário possibilita, além do descarte de classes específicas de dados de entrada, o ajuste do nível de tensão/frequência de cada tarefa de acordo com a classe de dados de entrada a ser processada. O algoritmo desenvolvido para o quarto cenário trata dinamicamente de alterações na distribuição probabilística das classes de entrada, calculando novos níveis de tensão/frequência para as tarefas e classes de entrada de modo que a especificação de qualidade continue a ser satisfeita, de forma eficiente. Para uma aplicação de cancelamento de eco acústico, executada em 4 processadores, com taxa mínima de processamento igual a 50%, o algoritmo de escalonamento de tensão e frequência, no cenário 3, conseguiu reduzir o consumo de energia em cerca de 71%, comparado ao cenário 1. No cenário 4, simulamos para esta aplicação uma modificação simultânea de 10 pontos percentuais na distribuição das classes de entrada em 3 tarefas causando aumentos do número de descartes. O algoritmo proposto para o cenário 4 manteve a qualidade mínima com um aumento de apenas 6% no consumo de energia, quando comparado ao consumo de energia da configuração inicial definida para o cenário 3 Abstract: This work presents four execution-path based Dynamic Voltage/Frequency Scaling (DVFS) algorithms for multiprocessor systems. The targets are embedded systems multimedia applications, with minimum input data completion rate specification (QoS). A minimum fraction of input data, usually data frames, should be processed within the specified deadline. These algorithms aim to operate in four scenarios corresponding to systems with different possibilities of dynamic voltage and frequency scheduling and different QoS monitoring capabilities. In the first scenario, all received data frames should be treated within the deadline and the voltage/frequency operational level can be adjusted at the beginning of the application execution, and must be the same for all processors. This scenario is a reference for comparison of results obtained for the other scenarios. For the second scenario, the voltage/frequency operational level can be set individually for each processor at the beginning of each task execution, and input data frames of specific input classes can be discarded. The third scenario allows, besides discarding specific classes of input data, it is possible to adjust the operation level for each task, according to the class of the input data to be treated. The algorithm for the fourth scenario operates online, computing new voltage/frequency levels and making new decisions about class discarding to cope with changes in probability distribution of input classes. Its goal is to maintain the specified quality with low energy consumption. In an application of acoustic echo cancellation running on a system with 4 processors, with a rate of inputs completely processed specified as 50%, the algorithm for scenario 3 achieved a reduction in consumption close to 71%, comparing to the results for scenario 1. During simulation, this application has been subjected to simultaneous changes of 10% in the input class distributions of three discarding tasks, reducing system quality. The algorithm for scenario 4, maintained the minimum quality with just 6% increase in power consumption, when compared to the consumption of the initial configuration for scenario 3 Mestrado Engenharia de Computação Mestre em Engenharia Elétrica

Orientador: Luís Geraldo Pedroso Meloni Dissertação (mestrado) - Universidade Estadual de Campinas, Faculdade de Engenharia Elétrica e de Computação Resumo: Este trabalho descreve o desenvolvimento de um decodificador de áudio embarcado em um Digital Signal Processor (DSP)de acordo com o padrão High Efficiency AAC version 2(HE-AAC v2) do MPEG-4. Essa atividade é parte integrante do projeto Rede H.264 que tem por objetivo o desenvolvimento de tecnologias nacionais para ser integrado ao padrão brasileiro de TV digital, o Integrated Services Digital Broadcasting-Terrestrial Brazilian version(ISDB-Tb). Também apresenta um estudo sobre diversas técnicas de otimização para processamento em tempo real na busca de se obter o melhor desempenho da arquitetura utilizada. Como resultado final deste trabalho, chegou-se a um decodificador embarcado em tempo real, otimizado com as técnicas descritas e compatível com o ISDB-TB Abstract: This work describes the development of an embedded audio decoder in a Digital Signal Processor (DSP) according to the standard High Efficiency AAC v2 (HE-AAC v2) of MPEG-4. This activity is part of the Rede H.264 project which has objective the development of national technologies to be integrated in the Brazilian Digital TV standard, the Integrated Services Digital Broadcasting-Terrestrial Brazilian version (ISDB-Tb). It also presents a study of various optimization techniques for real-time processing in the quest to get the best performance of the architecture used. As final result of this work a real-time embedded decoder was achieved, optimized with the techniques described and compatible with the ISDB-Tb Mestrado Telecomunicações e Telemática Mestre em Engenharia Elétrica

Dissertação (mestrado) - Universidade Federal de Santa Catarina, Centro Tecnológico, Programa de Pós-Graduação em Engenharia Elétrica, Florianópolis, 2021. Inicialmente, nanossatélites, satélites com massa entre 1 e 10 kg, eram utilizados principalmente em atividades de ensino na área espacial e para validação de tecnologias em órbita. Nos últimos anos, com o crescimento da área, esse tipo de satélite passou a ser utilizado também para aplicações científicas e comerciais. Como consequência, além do custo reduzido, estes sistemas também devem apresentar uma alta taxa de confiabilidade durante a missão espacial. Desta forma, a confiabilidade na transferência das informações de um satélite é imprescindível e o protocolo de comunicação embarcado de um nanossatélite deve ser tão confiável quanto os demais sistemas. Nesta dissertação é discutido o estudo realizado em protocolos de comunicação utilizados nos sistemas embarcados de nanossatélites. Durante o estudo foi avaliada a melhor maneira de realizar a transferência das mensagens entre os subsistemas da plataforma FloripaSat, visando a utilização para sistemas embarcados baseados em FPGA e baseados em microcontroladores. Para isto, foram utilizadas como ponto de partida as informações obtidas a partir da missão FloripaSat-1. Para validação dos resultados, foram realizadas análises matemáticas e análise de um modelo simulado do barramento, que foram comparadas com as informações de um modelo de barramento prático, baseado nos três módulos principais do FloripaSat, o OBDH, o EPS e o TT&C. Como resultado final do estudo, foi definido e implementado o protocolo CAN para utilização na plataforma FloripaSat, visando melhoria nos aspectos de confiabilidade na transferência de dados entre os subsistemas do satélite. Abstract: Initially, nanosatellites, satellites with mass between 1 and 10 kg, were used mainly in educational activities in the space area and for validation of technologies in orbit. In recent years, with the growth of the area, this type of satellite has also been used for scientific and commercial applications. As a result, in addition to the reduced cost, these systems must also have a high reliability during a space mission. Thus, reliability in the information transference from a satellite is essential and the on-board communication protocol of a nanosatellite must be as reliable as other systems. This dissertation discusses the study carried out on communication protocols used in embedded nanosatellite systems. During the study, the best way to carry out the transfer of messages between FloripaSat subsystems was evaluated, aiming at their use for embedded systems based on FPGA and based on microcontrollers. For this, the information obtained from the FloripaSat-1 mission was used as a starting point. To validate the results, mathematical analyzes and analysis of a simulated bus were performed, which were compared with information from a practical bus model, based on the three main FloripaSat modules, OBDH, EPS and TT&C. As a final result of the study, the CAN protocol was defined and implemented for use on the FloripaSat platform, aiming at improving the reliability aspects of data transfer between the satellite subsystems.

Fundação Araucária de Apoio ao Desenvolvimento Científico e Tecnológico do Paraná A relação entre os clientes/consumidores e a indústria automobilística agrega a necessidade dos veículos elétricos, inteligentes e autônomos serem independentes, até mesmo durante manobras consideradas difíceis, visando a segurança dos ocupantes do veículo e terceiros. Neste trabalho, foi desenvolvido um algoritmo do tipo C para o estacionamento automático de um veículo de forma paralela, com validação computacional (Software In-the Loop). O grande diferencial do algoritmo C desenvolvido adota a estratégia do veículo principal estar desalinhado em relação ao veículo secundário (estacionado). Ou seja, não é obrigatório que o veículo principal esteja na posição eixo com eixo do veículo secundário para realizar a manobra do estacionamento automático paralelo. Foi determinado um valor mínimo em relação à posição (x) e um valor mínimo em relação à posição (y) sendo a referência o veículo secundário (estacionado). Os pontos geométricos são as posições dos 2 veículos estacionados e a vaga de estacionamento é igual ao deslocamento do espaço livre entre os 2 veículos estacionados. Quando este deslocamento for maior que o comprimento total do veículo a manobra é executada, caso contrário a manobra é cancelada pelo fato de não ter garantia dela ser bem sucedida; essas relações geométricas dão origem à trajetória que o veículo principal deve percorrer. O algoritmo desenvolvido visa à implantação posterior do modelo Hardware In-the Loop (HIL), especificamente a validação do algoritmo em um protótipo ou veículo real, uma vez que a execução/validação computacional do algoritmo foi bem sucedida. O algoritmo do tipo C se programado em um microcontrolador eletrônico possibilita o controle do veículo para realizar manobras seguras e sem intervenções humanas, por isso é considerado um sistema inteligente de estacionamento automático paralelo (sistema embarcado) capaz de identificar uma vaga de estacionamento paralela, verificando se o tamanho da vaga é adequado para estacionar o veículo no sentido de ré, detectando possíveis obstáculos durante a manobra, através de sensores ultrassônicos; outros tipos de sensores de medição podem ser utilizados. Como demais contribuições propostas destacam-se os métodos de sintonia para o controlador longitudinal (PID) e controlador lateral (MPC), assim como um estudo completo sobre a cinemática e a dinâmica veicular e a modelagem funcional de um veículo com 4 rodas. O software MATLAB/Simulink auxiliou com as diversas simulações computacionais precisas, para garantir a validação Software In-the Loop (SIL). The relationship between customers/consumers and the automotive industry adds to the need for electric, intelligent and autonomous vehicles to be independent, even during maneuvers considered difficult, aiming at the safety of vehicle occupants and third parties. In this work, a type C algorithm was developed for the automatic parking of a vehicle in parallel, with computational validation (Software In-the Loop). The great differential of the developed C algorithm adopts the strategy of the main vehicle being misaligned in relation to the secondary (parked) vehicle. That is, it is not mandatory that the main vehicle is in the axle-to-axle position of the secondary vehicle to perform the automatic parallel parking maneuver. A minimum value was determined in relation to the position (x) and a minimum value in relation to the position (y) with the reference being the secondary (parked) vehicle. The geometric points are the positions of the 2 parked vehicles and the parking space is equal to the displacement of the free space between the 2 parked vehicles. When this displacement is greater than the total length of the vehicle, the maneuver is performed, otherwise the maneuver is canceled because there is no guarantee that it will be successful; these geometric relations give rise to the trajectory that the main vehicle must travel. The developed algorithm aims at the subsequent implantation of the Hardware In-the Loop (HIL) model, specifically the validation of the algorithm in a real prototype or vehicle, since the computational execution/validation of the algorithm was successful. The type C algorithm if programmed in an electronic microcontroller allows the control of the vehicle to perform safe maneuvers and without human intervention, so it is considered an intelligent automatic parallel parking system (embedded system) capable of identifying a parallel parking space, checking if the size of the space is adequate to park the vehicle in the reverse direction, detecting possible obstacles during the maneuver, through ultrasonic sensors; other types of measurement sensors can be used. As other proposed contributions, the tuning methods for the longitudinal controller (PID) and lateral controller (MPC) stand out, as well as a complete study on the kinematics and vehicle dynamics and the functional modeling of a vehicle with 4 wheels. The MATLAB/Simulink software helped with the various accurate computer simulations, to ensure Software In-the Loop (SIL) validation.

Orientador: Angel Pontin Garcia Dissertação (mestrado) - Universidade Estadual de Campinas, Faculdade de Engenharia Agrícola Resumo: O emprego de sistemas computacionais na agricultura auxilia a automação de processos e tarefas aplicadas nesta área, objetivando a inspeção e análise, por exemplo, de frutos. No entanto, obter informações do estado da cultura se mostra um problema complexo, seja em cultivos realizados em campo aberto, seja em casas de vegetação. Neste contexto, o objetivo geral deste trabalho foi o de desenvolver um sistema de classificação de frutos, não destrutivo, para tomates da variedade Santa Cruz Kada Gigante, durante período de safra, em uma casa de vegetação. Neste projeto são utilizados recursos de visão computacional, onde foram obtidos dados sobre a coloração do fruto. Após a captura das imagens foram realizadas análises, por meio da segmentação, para a identificação da coloração, sua área de cobertura e da classificação dos frutos, por meio da lógica difusa (fuzzy) e da discretização em volume do espaço de cor (voxel). Para isso utilizou-se padrões específicos que representem o estádio de maturação do fruto, segundo as normas existentes. Com isso, o sistema de identificação foi capaz de realizar a aquisição das informações, e definir os estádios de amadurecimento do fruto, em função de parâmetros estabelecidos previamente. A exatidão do sistema foi avaliada para o aprimoramento e mitigação de erros em cada nível da classificação Abstract: The use of computational systems in agriculture helps the automation of processes and tasks applied in this area, aiming at the inspection and analysis, for example, of fruits. However, obtaining information on the state of the crop is a complex problem, whether in open field crops or in greenhouses. In this context, the general objective of this work was to develop a non ¿ destructive fruit classification system for tomatoes of the Santa Cruz Kada Gigante variety during a harvest period in a greenhouse. In this project are used computational vision resources, where data about the color of the fruit were obtained. After the images were captured, they were analyzed by means of the segmentation, to identify the coloration, its area of coverage and the classification of the fruits, by means of the fuzzy logic and the volume discretization of the color space (voxel). For this, specific patterns were used that represent the maturation stage of the fruit, according to the existing norms. With this, the identification system was able to perform the information acquisition, and to define the maturation stages of the fruit, according to previously established parameters. The accuracy of the system was evaluated for the improvement and mitigation of errors at each classification level Mestrado Máquinas Agrícolas Mestre em Engenharia Agrícola

Submitted by Lucas Nunes Monteiro (lucas.nunes@unesp.br) on 2021-01-14T16:51:04Z No. of bitstreams: 1 Lucas Nunes Monteiro.pdf: 3928835 bytes, checksum: c65a97316944040fd1bfddcf88cf6df2 (MD5) Approved for entry into archive by JOÃO PEDRO ALVES CARDOSO (joao.cardoso@sjbv.unesp.br) on 2021-01-15T14:46:17Z (GMT) No. of bitstreams: 1 monteiro_ln_me_sjbv.pdf: 3928835 bytes, checksum: c65a97316944040fd1bfddcf88cf6df2 (MD5) Made available in DSpace on 2021-01-15T14:46:17Z (GMT). No. of bitstreams: 1 monteiro_ln_me_sjbv.pdf: 3928835 bytes, checksum: c65a97316944040fd1bfddcf88cf6df2 (MD5) Previous issue date: 2020-11-27 O monitoramento de parâmetros físico-químicos e biológicos, que envolvem a qualidade das águas, é fundamental para à gestão de recursos hídricos, permitindo a avaliação e o acompanhamento de alterações de suas características. O Índice de Qualidade das Águas (IQA) é o principal indicador qualitativo utilizado no Brasil para avaliação da qualidade da água para o abastecimento público, sendo composto por parâmetros como: temperatura da água, pH, oxigênio dissolvido (OD), resíduo total, demanda bioquímica de oxigênio (DBO), coliformes termotolerantes, nitrogênio total, fósforo total e turbidez. Neste contexto e considerando a importância de alguns parâmetros principais, este trabalho tem como objetivo o desenvolvimento de um sistema para o monitoramento em tempo real da qualidade da água, composto por: sensores e circuitos eletrônicos para o condicionamento e aquisição de dados, dispositivo para processamento, armazenamento, análise e transmissão (GSM/GPRS) dos dados, além de aplicativo para monitoramento remoto. O aplicativo é capaz de disponibilizar as informações dos parâmetros de forma gráfica e de receber notificações de alertas sobre possíveis desvios da qualidade da água monitorada. Os sistemas eletrônico e de software foram validados por meio de simulações e testes em bancada. Uma análise comportamental dos sensores de cada parâmetro monitorado foi realizada sob diferentes condições da qualidade da água, possibilitando a identificação de uma correlação positiva entre os parâmetros sólidos dissolvidos totais (TDS) e turbidez, e uma correlação negativa entre os parâmetros OD e TDS e turbidez e OD. Com os dados do monitoramento, uma análise de correlação utilizando o método de Pearson foi realizada, sendo possível: a identificação da diminuição do pH positivamente relacionado com a diminuição da quantidade de oxigênio dissolvido na água; do aumento de sólidos totais dissolvidos (TDS), capazes de influenciar a diminuição do pH; bem como a análise do aumento de TDS e a diminuição de oxigênio dissolvido. The monitoring of physical-chemical and biological parameters, which involve water quality, is essential for the management of water resources, allowing the assessment and monitoring of changes in their characteristics. The Water Quality Index (IQA) is the main qualitative indicator used in Brazil to assess the quality of water for public supply, composed of parameters such as: water temperature, pH, dissolved oxygen (OD), total waste, biochemical demand of the oxygen (BOD), thermotolerant coliforms, total nitrogen, total phosphorus and turbidity. In this context and considering the importance of some main parameters, this work aims to develop a system for real-time monitoring of water quality, consisting of: sensors and electronic circuits for conditioning and data acquisition, device for processing, storage, analysis and transmission (GSM/GPRS) data, as well as an application for remote monitoring. The application is capable of providing parameter information graphically and notification of possible deviations from the monitored water quality. The electronic and software systems were validated through simulations and bench tests. A behavioral analysis of the sensors of each monitored parameter was carried out under different water quality conditions, allowing the identification of a positive correlation between the parameters total dissolved solids TDS and turbidity, and a negative correlation between the parameters OD and TDS and turbidity and OD. With the monitoring data, a correlation analysis was performed by the Pearson method, making it possible: to identify the pH decrease positively related to the decrease in the amount of oxygen dissolved in the water; the increase in the total dissolved solids (TDS), capable of influencing the pH drop; as well as the analysis of increased TDS and decreased dissolved oxygen.

Fundação de Apoio a Pesquisa e à Inovação Tecnológica do Estado de Sergipe - FAPITEC/SE Electric power is very important for the economic development of all countries, and its consumption has been growing at an impressive rate, doing so faster than other types of power. Along with the increase in consumption, there are also concerns about environmental sustainability; after all, ensuring access to electric power in a reliable, sustainable, modern, and affordable way for all is one of the objectives of the Sustainable Development Goals, an agenda proposed by the United Nations (UN). In addition to encouraging the usage of renewable and less environmentally impactful energy, there are also concerns to create increasingly more power efficient devices, and to reduce the waste of electric power by seeking alternatives for a more efficient use of it. The active involvement of consumers results, for the most part, in a more efficient use of electric power, which increases interest in the development of technologies that make them aware of their habits. Studies show that, the greater the detail of information about electrical power consumption, the greater the amount of electric power saved by consumers. One of the most used techniques to analyze such details is Non-Intrusive Load Monitoring (NILM), who, by disaggregating the loads, distinguishes between each of the appliances and explores the electric power consumption of each one individually. Therefore, in order to contribute to this technique, and considering the ever-growing progress in the electronic and machine-learning areas, this study proposes a set of training strategies using a deep-learning method for load classification in an embedded system, and therefore, contribute to a more efficient use of electric power. Based on literature and experiments, we adopted the binary image of the voltage-current as the distinguishing feature, as it obtained the best results. In order to classify the devices, we used said images as input to the Convolutional Neural Network (CNN), which was chosen after obtaining the best results in the tests that were performed. After we used the leave-one-out cross-validation method, our CNN model was evaluated using the PLAID dataset and obtained an F-Score macro-average of 74.76% for PLAID1, 56.48% for PLAID2, and 73.97% for PLAID1+2, and those results were very close to literature. The novelty of this study is the quantization of the CNN model using TensorFlow Lite, and its application in a resource-constrained embedded system (ESP32). The accuracy rate achieved in testes performed with all data from the PLAID1+2 dataset was 98.55%, which shows that the embedded device can be used to perform the load classification with a high accuracy rate. A energia elétrica é de grande importância para o desenvolvimento econômico dos países e o seu consumo vem crescendo em um ritmo vertiginoso, mais rápido que os demais modais energéticos. Concomitantemente com o aumento do consumo, surge também a preocupação com o meio ambiente e a sustentabilidade, sendo que assegurar o acesso à energia elétrica de forma confiável, sustentável, moderna e a preço acessível para todos é um dos objetivos da Agenda 2030 proposta pela Organização das Nações Unidas (ONU). Além do incentivo ao uso de energias renováveis e de menor impacto ambiental, há também duas preocupações: criar dispositivos energeticamente cada vez mais eficientes e reduzir o desperdício de energia elétrica, buscando alternativas para um uso mais eficiente desta. O envolvimento ativo dos consumidores resulta, na maioria das vezes, em um uso mais eficiente da energia elétrica, aumentando o interesse no desenvolvimento de tecnologias que os conscientizem quanto aos seus hábitos. Estudos mostram que quanto maior o detalhamento de informações acerca do consumo elétrico, maior a quantidade de energia elétrica economizada pelos consumidores. Uma das técnicas mais utilizadas para esse detalhamento é o Monitoramento Não-Intrusivo de Cargas, que através da desagregação de cargas, faz a distinção entre as cargas elétricas e explora o consumo elétrico de cada uma delas individualmente. A fim de contribuir para essa técnica, e diante do crescente avanço nas áreas de eletrônica e aprendizado de máquina, este estudo propõe realizar a classificação de cargas em sistema embarcado utilizando um método de aprendizado profundo e, dessa forma, contribuir para um consumo mais eficiente de energia elétrica. Baseado na literatura e em experimentos realizados, adotamos como característica de distinção a imagem binária da trajetória tensão-corrente, que foi a que obteve melhores resultados. Para realizar a classificação dos aparelhos, utilizamos essas imagens como entrada para um método de aprendizado profundo, que foi a Rede Neural Convolucional (RNC), escolhido após obter melhores resultados nos testes que foram realizados. A contribuição deste trabalho é a quantização do modelo da RNC usando o TensorFlow Lite e a sua aplicação em um dispositivo embarcado, que foi o ESP32. Usando o método de validação cruzada leave-one-out, nosso modelo da RNC foi avaliado usando o dataset PLAID e obteve uma média macro F-Score de 74,76% para PLAID1, 56,48% para PLAID2 e 73,97% para PLAID1+2, resultados bastante próximos ao da literatura. Em testes realizados com todos os dados do PLAID1+2, a acurácia foi de 98,55% no ESP32, demostrando que o dispositivo embarcado pode ser utilizado para realizar a classificação de cargas com alta taxa de acurácia. São Cristóvão, SE

A agricultura de precisão é uma estratégia de manejo das lavouras comumente adotada na agricultura moderna. A sua adoção tem sido impulsionada pela necessidade de otimização do sistema produtivo, buscando a máxima lucratividade para o agricultor. Para a aplicação de insumos são utilizadas máquinas que possuem controladores para aplicação à taxa variada. Esses controladores permitem que a máquina agrícola altere, automaticamente, a taxa de aplicação à medida que se desloca no talhão. Nas máquinas de aplicação à taxa variada com base em mapa, a determinação da quantidade de insumos requer a aquisição de dados do sistema solo-planta, que são analisados e utilizados para gerar os mapas de aplicação. Logo, é importante garantir a confiabilidade e precisão dos dados adquiridos, permitindo que estes possam ser usados nas tomadas de decisões. Máquinas com controladores para aplicação à taxa variada e sistemas de monitoramento estão disponíveis no mercado nacional e internacional. Contudo, o custo de aquisição tem sido uma barreira para a adoção da agricultura de precisão por agricultores de pequena escala. Assim, o presente trabalho teve como objetivo desenvolver sistemas de baixo custo, contribuindo para que os agricultores de pequena escala possam utilizar a agricultura de precisão. Para se desenvolver um sistema de baixo custo, compatível com a agricultura de pequena escala, componentes de código aberto, como o computador de placa única Beaglebone Black, o módulo GNSS (Sistema Global de Navegação por Satélite) u-blox NEO6M e o módulo GSM (Sistema Global para Comunicações Móveis) SIM800L foram utilizados no presente trabalho. Programas de computador, linguagens de programação e ferramentas de código aberto, como QGIS, Python e PyQt, foram utilizados, dispensado a aquisição de licenças. Um sistema embarcado de análise de dados foi desenvolvido para permitir a filtragem de dados, geração de mapa interpolado e geração de mapa de agrupamento em classes, enquanto o usuário ainda estava em campo. O estudo de caso, realizado com dados de produtividade de soja, confirmou a importância da filtragem dos dados antes da sua utilização em tomadas de decisões. Nesse estudo de caso, o sistema embarcado desenvolvido removeu 29,4% dos dados brutos. O desvio padrão do erro de interpolação reduziu de 1,25 para 0,49 Mg ha -1 , como consequência da limpeza dos dados. Foi observado que dados inconsistentes podem mascarar a variabilidade espacial, o que pode resultar em tomadas de decisões erradas. Para a semeadura à taxa variada, um controlador foi desenvolvido e instalado em uma semeadora manual de precisão. Esse controlador foi utilizado para controlar a velocidade angular do motor elétrico de acionamento do mecanismo dosador de sementes. O ensaio em campo mostrou que a semeadora equipada com o controlador desenvolvido apresentou índice de qualidade de distribuição entre 65,6 e 76,16% quando distribuiu entre 40000 e 70000 plantas ha -1 . Essa qualidade de distribuição é compatível com resultados obtidos em ensaios de outras semeadoras de taxa fixa que adotam o disco horizontal perfurado como mecanismo de distribuição de sementes. Concluiu-se que o controlador foi eficaz em controlar a velocidade angular do motor, com base na densidade de plantas prescrita no mapa, e na posição e velocidade da semeadora. No controlador desenvolvido foi incluído um módulo GSM de baixo custo. Este módulo permitiu enviar os dados da operação para um servidor de armazenamento a cada quatro segundos, possibilitando o monitoramento remoto e em tempo real da operação. A análise dos dados enviados para o servidor permitiu identificar a eficiência de campo da operação e uma falha ocorrida no mecanismo distribuidor de sementes. Palavras-chave: Computador de placa única. Sistemas embarcados. Agricultura de pequena escala. Internet das coisas. Precision agriculture is a crop management strategy commonly adopted in modern agriculture. Its adoption has been driven by the need to optimize the production system, seeking maximum profitability for the farmer. For input application, machines with controllers that allow variable rate application are used. These controllers allow the machine to automatically change the application rate as it moves through the field. For variable rate application based on maps, determination of the quantity of inputs to be applied requires the acquisition of data from the soil-plant system, which are analyzed and used to generate the application maps. Therefore, it is important to guarantee the reliability and accuracy of the acquired data, allowing it to be used in decision making. Machines with controllers for variable rate application and monitoring systems are available in the national and international markets. However, the cost of acquisition has been a barrier to the adoption of precision agriculture by smallholder farmers. Thus, the objective of the present work was to develop low- cost systems to allow the adoption of precision agriculture by smallholder farmers. To develop a low-cost system, compatible with small-scale agriculture, open source components, such as the single board computer Beaglebone Black, the GNSS module (Global Navigation Satellite System) u-blox NEO6M and the module GSM (Global System for Mobile Communications) SIM800L were used in the present work. Computer programs, programming languages and open source tools, such as QGIS, Python and PyQt, were used to avoid the acquisition of licenses. An embedded data analysis system was developed to allow data filtering, generation of interpolated map and clustering analysis, while the user was still in the field. A case study, carried out with soybean yield data, confirmed the importance of filtering the data before its use in decision making. In this case study carried out with soybean yield data, the developed embedded system removed 29.4% of the raw data. The standard deviation of the interpolation error decreased from 1.25 to 0.49 Mg ha -1 because of the data cleaning process. It has been observed that inconsistent data can mask spatial variability, which can result in wrong decision making. For variable rate seeding, a controller was developed and installed on a manual precision planter. This controller was used to control the angular speed of the electric motor that drives the seed metering mechanism. This planter used a horizontal perforated disk as a seed distribution mechanism. The field test showed that the planter equipped with the developed controller had a quality of feed index between 65.6 and 76.16% when it distributed between 40,000 and 70,000 plants ha -1 . This distribution quality is compatible with results obtained in tests of other fixed rate planter that adopt the horizontal perforated disk as a seed metering device. It was concluded that the controller was effective in controlling the angular speed of the motor, based on the plant density prescribed on the map, and the position and speed of the planter. A low- cost GSM module was included in the developed controller. This module allowed the operation data to be sent to a cloud-based server every four seconds, enabling remote and real-time monitoring of the operation. The analysis of the data sent to the server allowed to identify the field efficiency of the operation and a flaw that occurred in the seed distribution mechanism. Keywords: Single board computer. Embedded systems. Smallholder farming. Internet of things.

Esta dissertação apresenta o desenvolvimento do sistema de aquisição e controle de uma plataforma experimental de quadrirotor, em que seus rotores estão dispostos no formato de cruz (“+"). Além disso, este sistema pode ser configurado com dois ou três graus de liberdade, possibilitando o estudo de suas movimentações angulares de rolagem, arfagem e guinada. A modelagem do sistema é realizada pelo método da prototipagem virtual com auxílio dos softwares SolidWorks e ADAMS. O primeiro foi utilizado para construção do protótipo virtual 3D e identificação de suas propriedades de massa. Já o segundo, é baseado em técnicas de modelagem multicorpos, sendo empregado para obtenção das equações dinâmicas do sistema e geração de seus modelos linear e não linear. Com os modelos obtidos, foram implementadas as técnicas de controle seguidor com atribuição de autoestrutura, LQR-I e PI inspirado na controladora de voo Openpilot, visando controlar a atitude da aeronave. O software utilizado para construção, simulação e sintonia destes controladores foi o MATLAB/Simulink. Para implementação das técnicas de controle e validação dos modelos na plataforma experimental, foram desenvolvidas arquiteturas de aquisição cabeada e sem o, para leitura dos sensores e acionamento dos atuadores do sistema. Para a primeira, a placa de aquisição PCI-6602da National Instruments foi integrada ao software MATLAB/Simulink para realização do controle da aeronave. No entanto, os cabos de ligação dos sensores e atuadores limitavam a movimentação de guinada do sistema. Logo, foram implementadas duas arquiteturas de aquisição sem o em um sistema embarcado na placa Freedom FRDM-K64F da NXP. Estas configurações, permitiram a utilização do microcontrolador como uma placa de aquisição sem o, em que a interação com o software MATLAB/Simulink é baseada na comunicação por rádio frequência, através de protocolos seriais, eliminando a necessidade dos cabos. Somado a isso, para o funcionamento de uma das arquiteturas sem o, as técnica de controle foram embarcadas no microcontrolador do sistema, e uma interface para acionamento por rádio controle foi desenvolvida. Este aspecto é importante para o estudo do quadrirotor desacoplado da plataforma em trabalhos futuros, transformando este sistema embarcado em uma controladora simples de voo. Como forma de validação do trabalho, os controladores foram aplicados na planta de controle, sendo os resultados comparados com as respostas simuladas do sistema. Os resultados foram satisfatórios, visto que o modelo representou o comportamento do sistema real. A técnica de controle com melhor desempenho foi o controlador PI baseado no projeto Openpilot. This project presents the development of the acquisition and control system of an experimentalquadrotor platform with its rotors arranged in plus con guration (\+"). This platform can becon gured with two or three degrees of freedom, allowing the study of its angular movementsof Roll, Pitch and Yaw. System modeling is performed by the virtual prototyping methodwith the aid of SolidWorks and ADAMS softwares. The rst one was used to build the 3Dvirtual prototype and to identify its mass properties. The second one is based on multibodymodeling techniques and is used to obtain the dynamic equations of the system and to generateits linear and nonlinear models. The control techniques employed to stabilize the aircraft'sattitude are the tracking system with eigenstructure assignment, LQR-I and PI inspired by theOpenpilot ight controller. The MATLAB/Simulink software was used for the construction,simulation and tuning of these controllers. To implement the control strategies and valida-tion of the obtained models in the experimental platform, a wired and wireless acquisitionsystem were developed to read the sensors and drive the actuators of the system. For the rst one, a PCI-6602 acquisition board from National Instruments has been integrated withMATLAB/Simulink software to perform aircraft control. However, the connecting cables ofthe sensors and actuators limited the yaw movement of the platform. Therefore, two wirelessacquisition architectures were implemented in an embedded system on a NXP FRDM-K64Fboard. These con gurations allowed the use of the microcontroller as a wireless acquisitionboard, where the interaction with MATLAB/Simulink software is based on radio frequencycommunication through serial protocols, eliminating the connection cables. In addition, forone of the wireless architectures, the control techniques were embedded in the FRDM-K64F'smicrocontroller and a radio control interface was developed. This aspect is important forthe study of the decoupled quadrotor in future works, transforming this embedded systeminto a simple ight controller. In order to validate this project, the controllers were appliedto the control plant and the results, were compared with the simulated system responses.The results were satisfactory, since the models represented the experimental platform beha-vior. The best performing control technique was the PI controller based on the Openpilot project.

Dissertação (mestrado) - Universidade Federal de Santa Catarina, Centro Tecnológico, Programa de Pós-Graduação em Ciência da Computação, Florianópolis, 2020. Os sistemas embarcados têm sido amplamente aplicados para controlar tarefas críticas, e a crescente dependência de sistemas automatizados os torna uma tendência. Desempenho e segurança são duas das principais preocupações com esses sistemas, pois a correção e a oportunidade devem ser garantidas. Portanto, espera-se que tais sistemas tenham a capacidade de lidar com falhas, anomalias e intrusões, mantendo a exatidão e a oportunidade das execuções. Além disso, a crescente demanda por recursos computacionais nessas tarefas críticas torna o uso de plataformas multicore cada vez mais inevitável. Neste contexto, este trabalho aborda o problema de detecção de intrusão em sistemas embarcados multicore com um framework que realiza detecção de intrusão com uma solução para discriminação de dados considerados próprios do sistema e de dados considerados de terceiros baseada em Sistemas Imunológicos Aritificiais (AIS). A abordagem apresentada é construída sobre um sistema não intrusivo de monitoramento de dados de performance em tempo de execução para coletar variáveis como contadores da Unidade de Monitoramento de Performance (PMU), sensores e variáveis do sistema operacional durante a execução do sistema sem prejudicar suas propriedades temporais. Inicialmente, coletamos dados em um ambiente controlado para construir um modelo de detecção de intrusão no qual os detectores são projetados para corresponder ao comportamento sadio do sistema e, portanto, definem a noção de dados próprios do sistema. Esses detectores são representados por um ponto de dados N-dimensional que contém uma amostra das N variáveis monitoradas durante a construção do modelo, definindo o centróide de um cluster. A definição do modelo é orientada por um threshold global que é ajustado após o treinamento e o conjunto de detectores é filtrado de acordo com um número mínimo de membros em cada cluster. Os algoritmos são cuidadosamente elaborados de forma a evitar qualquer tipo de intrusão nos processos de treinamento e detecção. Um framework para injeção de falhas não intrusivo é proposta para permitir ao usuário avaliar adequadamente os mecanismos de detecção de intrusão. A abordagem apresentada alcançou uma precisão de 99,05% na classificação de dados de treinamento e 97,17% de precisão na detecção de dados não próprios (ou seja, causado por intrusão) ao modelar uma aplicação alvo com 27 diferentes fases de execução, que foram estimuladas sinteticamente, usando um conjunto de 20 centróides de cluster para definir o modelo de normalidade. Uma análise do overhead dos componentes usados para detecção de intrusão demonstrou a não intrusão do processo, uma vez que o maior overhead médio observado no sistema foi de 0,1%. Além disso, uma análise de complexidade de tempo mostrou que os métodos dos mecanismos propostos são lineares ao tamanho do conjunto de detectores, o que representa uma pequena ordem de complexidade de tempo. Isso indica a adequação de nossa detecção de intrusão baseada em AIS para operação online em sistemas embarcados multicore. Abstract: Embedded systems have been widely applied to controlling critical tasks, and the increasing reliance on automated systems makes it a trend. Performance and security are two of the major concerns with these systems as correctness and timeliness must be guaranteed. Therefore, such systems are expected to have the ability to deal with faults, anomalies, and intrusions while maintaining correctness and timeliness of the executions. Moreover, the increasing demand for computational resources on these critical tasks makes the use of multicore platforms increasingly inevitable. In this context, this work addresses the problem of intrusion detection in multicore embedded systems with a framework that performs intrusion detection with a self-nonself discrimination solution based on Artificial Immune Systems (AIS). We build on a non-intrusive, runtime monitoring system to collect variables such as Performance Monitoring Unit events, sensors, and OS variables during the execution of the target system without impairing its timing properties. Initially, we collect data on a controlled environment to build the intrusion detection model in which the detectors are designed to match the sane behavior of the system and, therefore, build the notion of self. These detectors are represented by an N-dimensional data-point that contains a self sample of the N variables monitored during model building, defining a cluster centroid. Model definition is guided by a global threshold that is adjusted after training and the set of detectors is filtered according to a minimum number of members on each cluster. Algorithms are carefully designed in order to avoid any type of intrusiveness for training and detection processes. A non-intrusive fault injection framework is proposed in order to enable the user to properly evaluate the intrusion detection mechanisms. The presented approach achieved an accuracy of 99.05% on the training data classification and 97.17% accuracy on the nonself (i.e., intrusion) detection when modeling a target application with 27 different execution phases, that were synthetically stimulated, using a set of 20 cluster centroids to define the normality model. An analysis of the overhead of the components used for intrusion detection demonstrated the non-intrusiveness of the process once the maximum average overhead on the system was 0.1%. Moreover, a time complexity analysis showed the methods of the proposed mechanisms are linear to the size of the set of detectors, which represents a small time-complexity-order. This indicates the suitability of our Artificial Immune System (AIS)-based intrusion detection for online operation at multicore embedded systems.

Tese (doutorado) - Universidade Federal de Santa Catarina, Centro Tecnológico, Programa de Pós-Graduação em Engenharia Elétrica, Florianópolis, 2020. A tecnologia que permite a integração de diversos processadores em um único chip (Multi-processor system-on-chip ? MPSoC) possui um papel central nos sistemas embarcados da atualidade. Para que um sistema baseado em MPSoC seja eficiente é necessário que a execução das aplicações faça uso de estratégias de processamento paralelo. O uso do padrão MPI (acrônimo de Message Passing Interface) para a comunicação de dados em computação paralela consiste em uma alternativa viável para MPSoCs embarcados. Neste contexto, esta Tese explora a modelagem do padrão MPI com vistas à Teoria de Filas, tendo como referência a implementação prévia em hardware de uma infraestrutura MPSoC. Para este propósito, foi desenvolvido uma infraestrutura MPSoC, cuja camada intermediária MPI interconecta uma NoC e processadores do MPSoC. A interface MPI permite o envio de 4kB de dados por mensagem MPI em uma rede Mesh 2x2 e garante a integridade da mensagem por meio de Soma e Verificação dos dados. Foram implementados dois testes clássicos para a verificação da correta integridade da solução: o cálculo do valor p e o problema do Jantar dos Filósofos. Resultados experimentais mostram uma aproximação precisa das respostas apresentadas pelo MPSoC modelado permitindo o planejamento, avaliação e adequado dimensionamento de um projeto MPSoC em hardware. Resultados de simulação de latência e vazão do modelo analítico demonstraram precisão quando comparado com os resultados experimentais da infraestrutura em hardware. Abstract: The technology that allows the integration of several processors on a single chip (Multiprocessor system-on-chip, MPSoC) plays a central role in today?s embedded systems. In order to guarantee an MPSoC based system?s efficiency, it is necessary that the execution of such applications use parallel processing strategies. The use of the MPI standard (acronym for Message Passing Interface) for the communication of data in parallel computing consists in a viable alternative for embedded MPSoCs. This Thesis deals with the MPI standard modelling associated to the Queueing Theory, taking as a reference the previous implementation of a MPSoC infrastructure in hardware. Thus, it was implemented a MPSoC infrastructure whose MPI middleware interconnects a NoC and MPSoC?s processors. The MPI interface allows the system to send 4kB data per MPI message in a Mesh 2x2 network and guarantees the integrity of the message by Data Checksum. Two classical tests were implemented in order tocheckthe correct integrity of the solution: the calculus of p and the The Dining Philosophers? Problem. Experimental results show a quite accurate response by the modelled MPSoC, which allows the planning, evaluation and adequate measuring of a MPSoC project in hardware. Results of latency simulation and flow of the analytical model presented precision when compared to the experimental results of the infrastructure in hardware.

Orientador: Hugo Enrique Hernández-Figueroa Dissertação (mestrado) - Universidade Estadual de Campinas, Faculdade de Engenharia Elétrica e de Computação Resumo: O Internet das Coisas (IoT) é um campo em franco desenvolvimento devido ao seu efeito em todos os aspectos da sociedade. Dentro deste contexto, a quantidade de dados e dispostivos que são integrados neste novo internet está explodindo e continuará desse jeito no futuro previsível. Um dos desafios principais para o IoT é uma integração fácil e simples entre aplicações e a infraestrutura geral: dispositivos, comunicações etc.; em outras palavras, um jeito simples de conseguir uma integração horizontal dos disposi-tivos e aplicações. Um dos pontos mais importantes de resolver para conseguir essa integração horizontal é o fato que os modelos para os sensores e atuadores que intera-gem com as aplicações não são heterogêneos, isso quer dizer que não todos os dados que os sensores proveem existem no mesmo formato, e não todos os atuadores traba-lham do mesmo jeito. Desde o ponto de vista da aplicação, esse tipo de integração é um desafio grande. Além disso, os protocolos de comunicação utilizados por muitos disposi-tivos são muitas vezes muito diferentes, o que significa que qualquer aplicação que tente integrar diferentes dispositivos, precisa segurar que pode trabalhar com múltiplos proto-colos, o que aumenta a complexidade necessária. Devido a estes desafios, é necessário um componente intermediário que que ajude na interação dos dispositivos e aplicações. O trabalho apresentado propõe uma solução para estes problemas de integração por meio de um Middleware como uma camada intermediaria que faça uma conexão en-tre aplicações e dispositivos de um jeito transparente para as aplicações, que por sua vez permita coletar dados em tempo real, assim como permitir analise de dados históri-cos: "Big Data". Para conseguir isso, propomos o uso de um modelo virtual de dispositivo que apresente uma versão mais simples para a aplicação, enquanto estende as suas capacidades, tal como a memoria e o poder de processamento. Um outro efeito desta definição de modelo virtual de dispositivo é que cria um modelo homogêneo que permite uma pesquisa simples de dispositivos dentro do Middleware, baseado em atributos es-pecíficos; por exemplo, é possível procurar todos os sensores de temperatura, indepen-dentemente de outras características. Tudo isso permite a qualquer aplicação se integrar dentro de qualquer rede IoT sem ter um conhecimento anterior dos dispositivos específi-cos que existem nesta rede, o que ajuda a promover grandemente a integração Abstract: The internet of Things (IoT) is a field with increasing development due to its effect in all aspects of society. Within this context the amount of data and devices that are inte-grated into this new internet is exploding and will continue to do so in the foreseeable fu-ture. One of the main and prevalent challenges to the IoT is the ease of integration be-tween applications and the general infrastructure underneath; namely a simple way of allowing horizontal integration of devices and applications. The most important challenge to accomplish this is the fact that the models for sensors and actuators that face applica-tions are heterogenous, which means that not all sensors provide data in the same for-mat and not all actuators are operated in the same way. From an application¿s point of view this makes any kind of integration an important challenge. Another pain point for integration is the fact that communication protocols used by many devices are many times different, which means that any application hoping to integrate different type devic-es needs to make sure it can work with many protocols, which increases the complexity required. From these challenges the appearance of a middle component that facilitates the interaction of devices and applications is necessary. The work presented here pro-poses a solution to these integration problems by means of a middleware as an interme-diate layer that bridges applications and devices in a transparent way, which in turn al-lows real-time data collection and historic data analysis. To achieve this, we propose the use of a virtual device model that presents a simpler version to the application, while ex-tending its capabilities, such as memory and processing power. Another effect of this virtual device model definition is that it creates a homogenous model that allows the search for devices within the middleware based on specific attributes; for example, it is possible to search for all temperature sensors, irrespective of any other characteristics. All these allow any application to integrate into any IoT network without prior knowledge of the specific devices that exist in it, which fosters greater integration Mestrado Telecomunicações e Telemática Mestre em Engenharia Elétrica

Dissertação (mestrado) - Universidade Federal de Santa Catarina, Centro Tecnológico, Programa de Pós-Graduação em Ciência da Computação, Florianópolis, 2020. Os processadores multicore modernos devem combinar uma grande variedade de recursos arquitetônicos para lidar com as demandas crescentes impostas pelos aplicativos, muitas vezes apresentando núcleos heterogêneos, unidades SIMD e aceleradores específicos do aplicativo, todos interconectados pela tecnologia Network-on-Chip (NoC). Essa extrema variabilidade geralmente requer algum nível de autoadaptação para suprir o desempenho esperado de cenários em tempo real enquanto gerencia o consumo de energia para se ajustar às restrições impostas pelos ambientes embarcados. Desta forma, este trabalho combina um monitoramento não intrusivo cuidadoso e um otimizador de energia não intrusivo apoiado por técnicas de aprendizado de máquina para permitir uma atuação segura, aprendendo as demandas do sistema usando os próprios dados que esses sistemas produzem enquanto operam. O monitoramento proposto abstrai os sensores e atuadores disponíveis em tais plataformas por meio de uma API enxuta e independente de arquitetura. A imple- mentação é focada na não intrusão, com um overhead medido de no máximo 0.0718% e jitter adicionado máximo inferior a 40µs. O design de monitoramento não intrusivo é então usado para explorar o impacto do comportamento arquitetural sobre os aspectos de desempenho em uma plataforma multicore, permitindo que as técnicas de aprendizado de máquina criem consciência das demandas de desempenho atuais e do impacto do regime Dynamic Voltage-Frequency Scaling em tarefas críticas, orientando assim o votação e atuação do otimizador de energia. Além disso, para permitir a adaptação à variabilidade do sistema, o otimizador de energia engloba recursos de Aprendizado Online, implementado por meio de um design de uma Artificial Neural Network. O modelo ANN proposto é apoiado pela seleção de features, resultando nas variáveis mais relevantes para descrever a contenção de recursos compartilhados na arquitetura multicore selecionada. As variáveis são usadas em tempo de execução para produzir um trace de desempenho que engloba informações suficientes para o modelo ANN prever o impacto de uma mudança de frequência no desempenho das tarefas. Uma heurística de migração que abrange um vetor de atividade ponderada é combinada com o modelo ANN para ajustar dinamicamente as frequências e também para acionar migrações de tarefas entre os núcleos, permitindo uma otimização adicional resolvendo contenções de recursos e balanceando a carga entre os núcleos. A solução proposta alcançou economia de energia média de 24,97% quando comparada com a abordagem run-to-halt, e sem comprometer a criticidade de nenhuma tarefa. O overhead incorrido em termos de tempo de execução foi de 0.1791% em média. Cada previsão adiciona 15.3585 µs em média e cada ciclo de retreinamento disparado nos ajustes de frequência nunca foi maior que 100 µs. Abstract: Modern multicore processors must combine a large variety of architectural features to cope with the growing demands imposed by applications, often featuring heterogeneous cores, SIMD units, and application-specific accelerators, all interconnected by Network-on-Chip (NoC) technology. Such extreme variability usually requires some level of self-adaptation to attain the expected performance of real-time scenarios while managing energy consumption to fit with the constraints imposed by Embedded Environments. In this way, this work combines a careful Non-intrusive Monitoring and a Non-Intrusive energy optimizer design supported by Machine Learning techniques to enable safe actuation by learning the system demands using the data such systems produce as they operate. The Monitoring design proposed abstracts the available sensors and actuators in such platforms through a lean, architecture-independent API. The implementation focuses on non-intrusiveness, with a measured overhead of at most 0.0718% and maximum added jitter of less than 40µs. The Non-intrusive Monitoring design is then used to explore the architectural behavior impact over performance aspects in a multicore platform, enabling Machine Learning techniques to build awareness of the current performance demands and the impact of the Dynamic Voltage-Frequency Scaling regimen on critical tasks, thus, guiding the energy optimizer, voting and actuation. To enable adaptation to the system variability, the energy optimizer encompasses Online Learning capabilities, implemented through an Artificial Neural Network design. The proposed ANN model is supported by feature selection, which provides the most relevant variables to describe shared resource contention in the selected multicore architecture. They are used at runtime to produce a performance trace that encompasses sufficient information for the ANN model to predict the impact of a frequency change on the performance of tasks. A migration heuristic encompassing a weighted activity vector is combined with the ANN model to dynamically adjust frequencies and also to trigger task migrations among cores, enabling further optimization by solving resource contentions and balancing the load among cores. The proposed solution achieved energy-savings of 24.97% on average when compared to the run-to-halt approach, and it did it without compromising the criticality of any single task. The overhead incurred in terms of the execution time was 0.1791% on average. Each prediction added 15.3585µs on average, and each retraining cycle triggered at frequency adjustments was never larger than 100µs.

Submitted by Boris Flegr (boris@uerj.br) on 2021-01-06T19:17:20Z No. of bitstreams: 1 dissertacaoAlexandreRevisaoV4.pdf: 3414378 bytes, checksum: 4dace30bd2afac2bd16ac0cc8c9700f4 (MD5) Made available in DSpace on 2021-01-06T19:17:20Z (GMT). No. of bitstreams: 1 dissertacaoAlexandreRevisaoV4.pdf: 3414378 bytes, checksum: 4dace30bd2afac2bd16ac0cc8c9700f4 (MD5) Previous issue date: 2019-01-17 Image processing is an important tool to help in decision taking. Continuous observation of some environment, such as public areas and industrial plants, among others, allows defining the best action strategies and deciding the right moment to act, thus reducing risks and magnifying opportunities. The quality of the information resulting from such image processing must be precise enough so that it does not hinder scenario's evaluation for future action planning and goals achievement. The execution time to ob-tain this information and process it is fundamental for any successful activities. Hence, computational intelligence can help accelerating procedure executions related to planned actions. In general, slow search process always delays decision making in such a way that the recorded data becomes obsolete or insuficient at the decision moment. Tem-plate Matching is one of the most used techniques for finding then tracking patterns in images, wherein a small size image, termed the target, is looked for inside another that represents the environment as a whole. In this work, template matching is used via an existing co-design system. A co-processor is used to calculate the most computationally expensive task of template matching, which is the computation of the coeficient of the normalized cross correlation. The computation of this coeficient allows invariance in the case of global brightness changes in image, but it is computationally more expensive when using larger templates and yet more expensive in videos. We propose to investigate six different swarm intelligence based approaches, aiming at accelerating the process of target tracking. To evaluate the proposed project, the metrics regarding the overall processing time, number of iterations and target hit rate are used and compared. The results show that it is possible to obtain search approaches capable of processing videos at a rate of 30 frames per second while achieving an acceptable average hit rate for tracking the target. O processamento de imagens é uma importante ferramenta para auxiliar na tomada de decisão. O monitoramento contínuo de qualquer ambiente, tais como áreas públicas e parques industriais, entre outros, permite definir melhores estratégias de ação e decidir o momento correto para agir, dirimindo riscos e potencializando oportunidades. A qualidade da informação resultante do processamento de imagens deve ser boa o suficiente para evitar erros de avaliação de cenário durante o planejamento das ações futuras e a definição das metas a serem atingidas. O tempo para obter essa informação e processá-la é a base do sucesso de qualquer atividade. Assim, a inteligência computacional pode ajudar a acelerar a execução dos procedimentos relacionados às ações planejadas. Em geral, um processo de busca lento acaba sempre atrasando a tomada de decisão de modo que a informação obtida poderá se tornar obsoleta ou insuficiente no momento da tomada da decisão. A técnica Template Matching é um dos métodos mais aplicados para localizar padrões em imagens, no qual uma imagem de tamanho reduzido, chamada de alvo, é procurada dentro de outra imagem que representa o ambiente como um todo. Neste trabalho, utiliza-se Template Matching via um sistema co-design já existente. Faz-se presente um coprocessador para calcular a etapa computacionalmente mais custosa do Template Matching, que é o cálculo do coeficiente de Correlação Cruzada Normalizada. O cálculo deste coeficiente permite invariância às alterações globais de brilho nas imagens, porém é computacionalmente mais custosa ao se empregar imagens de dimensões maiores, ou mesmo conjuntos de imagens. Propôe-se investigar seis técnicas diferentes de inteligência de enxame visando acelerar o processo de busca do alvo. Para avaliar o projeto proposto, o tempo de processamento, o número de interações e a taxa de acerto são comparados. Os resultados mostram que é possível obter abordagens capazes de processar imagens de vídeos com 30 quadros por segundo com uma taxa de acerto média aceitável para detecção do alvo rastreado.

Orientador: Fabiano Fruett Tese (doutorado) - Universidade Estadual de Campinas, Faculdade de Engenharia Elétrica e de Computação Resumo: Este trabalho apresenta um dispositivo de baixo custo com capacidade de mensuramento de vibrações utilizando como dispositivo transdutor de vibração um acelerômetro triaxial MEMS (Microelectromechanical Systems) aplicado a máquinas que operam numa velocidade de até 4000 RPM. Este dispositivo é capaz de obter o espectro com qualidade até a sexta ordem, de fácil instalação, com conectividade sem fio, facilitando sua inserção à internet das coisas (IoT - Internet of Things) e totalmente opensource. Para selecionar o acelerômetro adequado à nossa aplicação, testes de bancada foram realizados utilizando um motor BLDC e uma bomba centrífuga. Diversas perturbações foram inseridas nos testes, como desbalanceamento, carga, cavitação, entre outros. A resolução do sensor escolhido foi capaz de fornecer dados suficientes para o processamento. Diversas técnicas de análise de dados foram utilizadas, tais como análise de gráfico tipo waterfall, regressão logística, linear SVM e redes neurais artificiais, e em todas delas foi possível diagnosticar as perturbações inseridas. O sistema apresentado utiliza dados pré-processados em um microcontrolador ESP 32 de baixo custo. O microcontrolador recebe os dados temporais de vibração e velocidade da máquina objeto de estudo, calcula a FFT do sinal de vibração nos eixos X e Y e envia os dados para um servidor de IoT em nuvem que os armazenada. O envio desse sinal é feito através de uma comunicação sem fio utilizando a tecnologia IEEE 802.11, conhecida popularmente como Wi-Fi. O sistema final consiste em uma placa de aquisição dos sinais de vibração e um software que faz o pré-processamento do sinal de vibração. O custo da produção do protótipo do nosso dispositivo é inferior a US$ 30,00 e atendeu aos objetivos propostos de custo, integração IoT, processamento da FFT do sinal de vibração e armazenamento de dados em nuvem. O software foi desenvolvido utilizando apenas linguagens de programação gratuitas. Todo o projeto está disponível em um repositório online (open hardware e open software), sendo este aspecto parte da contribuição geral dessa tese Abstract: In this work is presented a low-cost device with capability of vibration measurement using as vibration transductor device a MEMS (Microelectromechanical Systems) triaxial accelerometer applied in machinery which operates under speed of until 4000 RPM. This device is able to obtain a quality spectrum until sixth order, with easy installation, with wireless connection, facilitating its insertion into the internet of things (IoT) and totally opensource. Bench tests were made to select the accelerometer suitable for our application. It was used one BLDC motor and one centrifugal pump. Several disturbances were inserted in the tests, as unbalance, load, cavitation, among others. The resolution of the sensor chosen was able to provide data enough for processing. Different data analysis techniques were used, such as waterfall chart analysis, logistic regression, linear SVM and artificial neural networks, and in all of them were possible to diagnosis the disturbances inserted. The presented system uses preprocessed data in a low-cost ESP32 microcontroller. The microcontroller receives the time domain vibration data and the speed of the study machine object, and calculates the FFT from the vibration signal in the X and Y-axis and sends these data to an IoT cloud server that stores it. This signal is sent through wireless communication using the IEEE 802.11 technology, popularly known as Wi-Fi. The final system consists of an acquisition vibration signal board and software that do the pre-processing of the vibration signal. The prototype manufacture cost of our device is less than US$ 30.00 and met the proposed objectives of cost, IoT integration, vibration signal FFT processing, and cloud storage. The software was developed using only free programming languages. All the project is available in an online repository (open hardware and open software), being this aspect a parcel of the general contribution of this thesis Doutorado Eletrônica, Microeletrônica e Optoeletrônica Doutora em Engenharia Elétrica

Dissertação (mestrado) - Universidade Federal de Santa Catarina, Centro Tecnológico, Programa de Pós-Graduação em Engenharia Elétrica, Florianópolis, 2019. Este trabalho apresenta um texto introdutório à teoria que fundamenta projetos de placas de circuito impresso (PCI), especialmente projetos com sinais de alta velocidade. Para além disto, relata o processo de concepção e leiaute em PCI de uma arquitetura de hardware voltada para satélites e, portanto, o ambiente espacial. Esta arquitetura possibilita: a atualização remota do código de regravação de um FPGA; o monitoramento em tempo real dos níveis de radiação incidindo sobre a placa; o reset do sistema toda vez que ocorrer um latchup; entre outras funcionalidades. O projeto desta placa, nomeada ?Payload X?, incluiu técnicas de mitigação dos efeitos de radiação eletromagnética, bem como componentes tolerantes a radiação ionizante - como o microcontrolador (MCU) (MSP430FR6989) com memória de programa ferroelétrica e o FPGA resistente a radiação (NX1H35S-BG625PR). Ademais, as regras de projeto para PCIs de aplicação espacial estabelecidas pela Agência Espacial Europeia, foram seguidas. Projetada para ser carga útil do satélite FloripaSat-I, permitirá a primeira validação em órbita do FPGA que embarca. Este trabalho também descreve o projeto e leiaute em PCI de uma segunda arquitetura de hardware, otimizada para embarcar um processador completo dentro do FPGA, e, que para isso, faz uso de uma DDR2 e memória não volátil FLASH. Abstract : This work presents an introductory text to printed circuit boards (PCB) design fundamentals, especially high-speed signals layout. In addition, the design and layout process of a satellite-oriented hardware architecture is reported. The proposed architecture enables: changing the hardware configuration of the FPGA through remote uplink of its bitstream; real-time monitoring of radiation levels hitting the board; system reset every time a latchup occurs; among other features. The printed circuit board (PCB) was designed following the European Space Agency (ESA) space product standards. It has a layered structure that mitigates the effects of radiation and electromagnetic interference on the components signals. In addition, all components were selected to tolerate wide temperature variation and some even tolerate radiation ? as the microcontroller (MCU) (MSP430FR6989) with ferroelectric program memory and the rad-hard FPGA (NX1H35S-BG625PR). This platform, named 'Payload X', was designed to be a payload of the FloripaSat-I satellite, and it will allow the first in-orbit validation of the FPGA. This work also describes the design and layout of a second hardware architecture, optimized to support a complete processor inside the FPGA, and for that, makes use of a DDR2 and non-volatile FLASH memory.

Orientador: Eduardo Alves do Valle Júnior Dissertação (mestrado) - Universidade Estadual de Campinas, Faculdade de Engenharia Elétrica e de Computação Resumo: Um dispositivo móvel é uma ferramenta essencial para o trabalho que vai substituindo um computador desktop em muitas atividades da vida diária, mas em caso de perda do dispositivo, pode comprometer as informações pessoais. Normalmente, um dispositivo móvel oferece apenas uma camada de segurança após o primeiro acesso, como ser palavras-chave, PINs e perguntas secretas, não sendo suficiente em um problema de autenticação contínua. É por isso que a autenticação contínua tem sido um tópico ativo nos últimos anos, e tem proposto muitas técnicas para monitorar o acesso aos usuários. A técnica mais comum é o reconhecimento de gestos, este metodo utiliza sequências de movimentos na tela sensível ao toque para autenticação do usuário. Além disso, através do uso de algoritmos de aprendizado de máquina, mostraram um avanço significativo na área de segurança para telefones celulares. Neste trabalho, propusemos dois novos tipos de algoritmos de autenticação contínua usando deep learning: O primeiro baseado em software usando uma arquitetura convolucional (Cifar-10) como extrator de recursos e um classificador Support Vector Machine (SVM) para autenticação de usuários. Neste caso, os resultados foram ótimos para condições normais onde o usuário interage em um único aplicativo, mas para um aplicativo diferente, o sistema não se mostrou muito robusto para rejeitar pessoas falsas porque o esquema de gestos depende do aplicativo gerado. Além disso, seu uso exaustivo causa a alocação de uma grande quantidade de memória RAM, o que faz com que a bateria seja consumida rapidamente. O segunda proposta foi baseado em hardware e é chamado Mini Mind. A arquitetura Mini Mind foi implementada em um Cyclone IV - FPGA com duas camadas de LSTM. Os resultados do Mini Mind podem computar um gesto 2,5 vezes mais rápido que a CPU e 14 vezes mais rápido que a GPU. Em termos de consumo de energia, pode consumir 17 vezes menos do que uma CPU e 109 vezes menos que uma GPU. Ambas as arquiteturas, software e hardware diferem significativamente entre desenho e implementação. Mas ambos os pontos de vista são considerados em sistemas embarcados para autenticação contínua de usuários Abstract: A mobile device is an essential tool for working and also it is replacing a desktop computer in many activities of daily life, but in the case of lost, it could compromise the personal information. Typically, a mobile device offers only one security layer after first access such as keywords, PINs, and secret questions, being not enough in a continuous authentication problem. That is why continuous authentication has been an active topic in the last year, and it has proposed many techniques for monitoring all the time user access with the use of sensors in a mobile device. The most common technique is gesture recognition, which used touchscreen sequences movements for user authentication. Moreover, through the use of algorithms of machine learning, they showed a significant advance in the area of security for mobile phones. In this work, we proposed two new types of continuous authentication algorithms using deep learning: Based on software using a convolutional architecture (Cifar-10) as a feature extractor and a Support Vector Machine (SVM) classifier for user authentication. In this case, the results were optimal for normal conditions where the user interacts reasonably in a single application, but for a different application, the system did not much robust to reject fake people because the gesture scheme depends on the application generated. Besides, its exhaustive use causes the allocation of a large amount of RAM, which causes the battery to be consumed quickly. The second-based hardware is called Mini Mind. Mini Mind architecture was implemented in a Cyclone IV - FPGA with two layers of LSTM and fully connected. Also, it was provided to be efficient in terms of power consumption and throughput for a continuous authentication process. In this case, the results Mini Mind can compute one gesture 2.5 times faster than CPU and 14 times faster than GPU. In terms of power consumption, it can consume 17 times less than CPU and 109 times less than GPU. Both architectures, software, and hardware significantly differ between design and implementation. But both points of view are considered in embedded systems for continuous user authentication Mestrado Engenharia de Computação Mestre em Engenharia Elétrica Funcamp 4975

Orientador: Denis SIlva Loubach Dissertação (mestrado) - Universidade Estadual de Campinas, Faculdade de Engenharia Mecânica Resumo: Sistemas embarcados de alta performance estão presentes em cada vez mais áreas de aplicação. Com o aumento da complexidade, se torna mais difícil atender ao requisito de se projetar o sistema mais otimizado utilizando menos recursos. Nesse contexto, os métodos de projeto de sistemas embarcados baseados em modelos formais têm sido estudados para tornar esse processo mais robusto e escalável. O uso de modelos de computação (MoC), que consistem na modelagem de uma aplicação utilizando um alto nível de abstração com base formal, possibilita uma análise sistemática do sistema antes de sua implementação. Ferramentas e frameworks têm sido desenvolvidos para a modelagem baseada em MoCs. Algumas dessas ferramentas suportam a simulação dos modelos, possibilitando a verificação das funcionalidades do sistema antes das próximas fases do projeto. O aumento do nível de abstração, proporcionado pelo uso dos MoCs, dificulta a fase de implementação pela falta de detalhes nos modelos de alto nível de abstração. Nesse sentido, esta pesquisa tem como objetivo identificar possíveis estratégias de automação para o desenvolvimento de sistemas embarcados baseado em modelos formais de computação Abstract: Sophisticated and high performance embedded systems are present in an increasing number of application domains. As the complexity grows, it gets harder to satisfy the requirement of getting the most optimized system using less development resources. In this context, formal-based design methods have been studied to make the development process robust and scalable, using the correct-by-construction approach. Models of computation (MoC), which consists on modeling an application at a high abstraction level by using a formal base, enables a systematic application analysis before its implementation. Different tools and frameworks have been developed supporting MoCs. Some of them can simulate the models and also verify its functionality and feasibility before the next design steps. As MoC elevates the abstraction level, the implementation steps get more complex, creating an abstraction gap. In view of this, the present research aims to identify possible automation approaches for embedded systems design flows Mestrado Mecatrônica Mestre em Engenharia Mecânica

Orientador: João Maurício Rosário Tese (doutorado) - Universidade Estadual de Campinas, Faculdade de Engenharia Mecânica Resumo: Neste trabalho de pesquisa são vistos os principais pontos relacionados à identificação e classificação de imagens. A identificação de características em imagens tem sido amplamente utilizada na indústria pois permite usar um tipo de sensor de amplo acesso e rico de informação, a câmera digital, para um grande conjunto de tarefas automatizadas. São apresentados os concei-tos relacionados a imagens, como o estudo de cores, as etapas do processamento de imagens,além das diversas áreas da ciência que têm utilizado essa tecnologia. Muitas aplicações modernas dependem de métodos de Inteligência Artificial (IA). São destacadas técnicas de IA,especialmente Machine Learning, Deep Learning e Transfer Learning, combinadas com Redes Neurais Convolucionais (CNN). Contudo, grandes quantidades de dados podem superar o poder computacional disponível em tais ambientes, o que torna o processo de projetá-los uma tarefa desafiadora. As condutas de processamento mais comuns usam muitas funções de custo computacional elevadas, o que traz a necessidade de combinar alta capacidade computacional com eficiência energética. Devido a isso, uma possível estratégia para superar essas limitações e prover poder computacional suficiente, aliado ao baixo consumo de energia é a de incorporar soluções de classificação baseadas em imagens em sistemas embarcados (ESs), utilizando IA e CNN, o que permitem maior velocidade, desempenho, qualidade dos resultados obtidos, além de processamento rápido e em tempo real. Esse tipo de proposta viabiliza diversas soluções em drones, celulares e tablets como já permite funcionalidades de entretenimento presentes nesses equipamentos. O desenvolvimento do hardware do neurônio artificial convolucional em FPGA,permitiu a aquisição e o processamento de imagens com diversos tipos de filtros, tendo como resultado de saída uma imagem de ótima qualidade, sendo esse neurônio artificial servido como base para formar uma rede neural convolucional que foi embarcado em um Raspberry Pi. Esta classe de dispositivos é amplamente conhecida por sua boa relação entre desempenho e consumo, sendo uma alternativa interessante para a construção de sistemas embarcados eficazes e eficientes, o que permite contribuir com pesquisas que necessitam de identificação e classificação de imagens, beneficiando áreas como Medicina, Educação, Agronegócios, Robótica entre outras, que serão exemplificadas nos estudos de casos apresentados, sendo possível visualizar a sistematização das metodologias utilizadas e validar o presente trabalho Abstract: In this research work, the main related points in image fetare detection are seen. Feature detection in images has been widely used in the industry because it relies in a easily accessibleand information rich sensor: the digital camera, when applie to several automation tasks. Concepts related to digital imaging are presented, such as the study of colors, the steps of image processing, as well as the various areas of science that have used this technology. Many modern applications rely on Artificial Intelligence (AI) methods, including AI techniques, especially Machine Learning, Deep Learning and Transfer Learning, combined with Convolutional Neural Networks (CNN). However, large amounts of data can exceed the computational power available in such environments, which makes the process of designing them a challenging task. This demands high computational capacity and energy efficiency. Because of this, a possible strategy for overcoming these limitations and providing sufficient computational power coupled with low power consumption is to incorporate image-based classification solutions in embedded systems (ESs) using IA and CNN, which allow for higher speed, performance, quality of results, fast processing in real-time applications. This type of proposal enables several solutions in drones, phones and tablets as it already allows entertainment features present in these devices. The development of convolutional artificial neural networks hardware in FPGA has enabled the acquisition and processing of images with various types of filters, resulting in an excellent image output. So the artificial neuron presented here can be the basis for a convolutional neural network that was boarded in a Raspberry Pi. This class of devices is widely known for its good relationship between performance and consumption, being an interesting alternative for the construction of efficient and efficient embedded systems that need image identification and classification, benefiting areas such as Medicine, Education, Agribusiness, Robotics and others, which will be exemplified in the case studies presented. It is possible to systematize the methodologies used and validate the present work Doutorado Mecatrônica Doutor em Engenharia Mecânica CAPES FAPESP 2017/109565

Parece-nos razoável levar em consideração que a produção de alimentos e a preservação ambiental, e não apenas qualquer uma delas isoladamente, sejam pré- requisitos para a própria existência da espécie humana. Sob esta ótica, fica evidenciado que qualquer estratégia de preservação ambiental deva, necessariamente, considerar também a estratégia da produção de alimentos e viceversa. O desafio das empresas de base tecnológica é criar novas soluções que contribuam para um incremento na produção de alimentos, com redução na aplicação de insumos, e sem que novas áreas sejam agregadas à produção agrícola. Apesar dessa nova visão da produção agrícola ter contribuído significantemente para elevar a produção de alimentos e combustíveis renováveis no Brasil e no mundo, ainda existem lacunas a serem preenchidas. Neste contexto, este trabalho apresenta o desenvolvimento de um sistema embarcado para semeadoras de grãos, que consiste em substituir o sistema de acionamento com engrenagens e correntes dos distribuidores de sementes por um sistema eletromecânico de forma eficiente, cujas características gerais diferem das demais formas e modelos de acionadores de distribuidores de sementes e fertilizantes, amplamente conhecidas pelo atual estado da técnica. Ao final é apresentando um estudo de caso, cujo valor de deslocamento ocorrido em cada linha de semeadura é ajustado por um método de cálculo de deslocamento, homogeneizando a distribuição de sementes na semeadura em contorno. It seems reasonable to take into account that food production and environmental preservation, not just any of them in isolation, are prerequisites for the very existence of the human species. From this perspective, it is evidenced that any strategy of environmental preservation must, necessarily, also consider the strategy of food production, and vice versa. The challenge of technology-based companies is to create new solutions that contribute to an increase in food production, with a reduction in the application of inputs, and without new areas being added to agricultural production. Although this new vision of agricultural production has contributed significantly to raising the production of food and renewable fuels in Brazil and the world, there are still gaps to be filled. In this context, this work presents the development of an embedded system for grain seeders, which consists of replacing the drive system with gears and chains of seed distributors by an electromechanical system in an efficient, whose general characteristics differ from the other forms and models of actuators of seed and fertilizer distributors, widely known by the current state of the art. At the end, it is presented a case study, whose displacement value in each sowing line is adjusted by a displacement calculation method, homogenizing the seed distribution in the contour planting.

Dissertação (mestrado) - Universidade Federal de Santa Catarina, Centro Tecnológico, Programa de Pós-Graduação em Engenharia de Automação e Sistemas, Florianópolis, 2018. Esforços já foram realizados pare se embarcar agentes e tecnologia orientada a agentes em robôs e outros sistemas. Para este propósito, várias arquiteturas e plataformas já foram desenvolvidas para permitir que agentes de software interajam apropriadamente com o hardware desses sistemas. Porém, poucas propostas avaliam sistemas nos quais há vários agentes envolvidos que precisam se coordenar. Esta dissertação compara a abordagem de sistemas multi-agentes, utilizando uma linguagem de programação orientada a agentes, contra outra abordagem mais tradicional, com programação imperativa, no desenvolvimento de sistemas embarcados que necessitam de coordenação. Os experimentos foram realizados com veículos aéreos não tripulados (VANT) e agentes BDI embarcados. Uma arquitetura de integração agente-hardware foi desenvolvida para estabelecer uma conexão de agentes de software com com o hardware do VANT. Esta arquitetura foi testada em um VANT real. Dois outros experimentos, criados para se testar a coordenação, foram feitos: um simples, para testar as funcionalidades básicas da estratégia de coordenação, e outro mais complexo, simulando uma missão de busca e resgate cooperativa. Estes dois experimentos foram desenvolvidos e testados com hardware-in-the-loop. Os resultados dos experimentos defendem o argumento de que a programação orientada a agentes oferece benefícios a aplicações embarcadas, principalmente as que envolvem coordenação. Mesmo que uma solução em uma linguagem imperativa possa ser computacionalmente mais eficiente, a abordagem com agentes também é eficaz e oferece facilidades no processo de desenvolvimento. Abstract : Efforts have already been made to embed agents and agent-oriented technology into robots and other systems. For this purpose, many architectures and frameworks have been developed to allow software agents to interact properly with hardware components of theses systems. However, few proposals have evaluated a system where multiple agents are involved and require coordination. This thesis compares the multi-agent system approach with an agent-oriented programming language, against a more standard approach with imperative programming in the development of embedded systems that require coordination. The experiments were performed using unmanned aerial vehicles (UAV) with embedded BDI agents. An agent-hardware integration architecture was developed to interface the software agents with the UAV's hardware. This architecture was tested on a real UAV. Two other experiments, designed to test the coordination, were performed: a simple one, to test the basic functionalities of the strategy, and another more complex, simulating a cooperative search and rescue mission. These two experiments were implemented and evaluated with hardware-in-the-loop. Experiments' results defend the argument that agent-oriented programming offers benefits to embedded applications, specially to those that require coordination. Even though a solution using an imperative language can be more computationally efficient, the agent approach is also effective and offers advantages to the development process.

Orientador: Fabiano Fruett Dissertação (mestrado) - Universidade Estadual de Campinas, Faculdade de Engenharia Elétrica e de Computação Resumo: Este trabalho apresenta o desenvolvimento de uma rede de sensores sem fio para medição de geração de painéis solares utilizando componentes de prateleira com custo reduzido. O sistema se baseia no conceito de internet das coisas e foi especialmente desenvolvido para medir e quantificar a geração de sistemas fotovoltaicos. Um concentrador foi desenvolvido, para gerência da rede sem fio, que também armazena os dados localmente e hospeda uma página HTML para acesso via rede local. Por sua vez, o acesso via internet é feito através do serviço Ubidots, onde apenas os dados já consolidados são enviados, diminuindo o trafego de rede. O sistema foi projetado para medir saídas DC do painel solar até 60~V de tensão e 30~A de corrente, com baixo consumo de energia. Um aplicativo para uso em computadores pessoais é utilizado para leitura dos bancos de dados e exibição para consolidação dos dados de concentradores, permitindo gerar relatórios de períodos em formatos XLS, CSV e PDF. A acurácia dos nós de medição foi aferida em uma comparação com um osciloscópio utilizando uma ponteira de corrente. O sistema foi implantado em campo para teste e a geração do painel mensurada. Desta maneira, concluímos que o sistema é adequado para microgeração, principalmente doméstica, agregando valor ao painel solar, possibilitando a seu usuário informações que o auxiliam a futuras expansões ou manutenções de seu parque solar Abstract: This work presents the development of a wireless sensor network for measuring the generation of solar panels using low cost off-the-shelf components. The system is based on the internet of things concept and was specially developed to measure and quantify the generation of photovoltaic systems. A hub was developed for wireless network management, which also stores data locally and hosts an HTML page for local network access. In turn, internet access is done through the Ubidots service, where only the already consolidated data is sent, reducing network traffic. The system is designed to measure solar panel DC outputs up to 60~V voltage and 30~A current, with low power consumption. An application for use on personal computers was developed for reading databases and viewing data from hubs for consolidating, allowing the user to generate period reports in XLS, CSV and PDF formats. The accuracy of the measuring nodes was measured in a comparison with an oscilloscope using a current tip. The system was deployed in the field for testing and the results analyzed. In this way, we conclude that the system is suitable for microgeneration, mainly domestic, adding value to the solar panel, allowing its user information that helps him to future expansions or maintenance of his solar park Mestrado Eletrônica, Microeletrônica e Optoeletrônica Mestre em Engenharia Elétrica CAPES 1588669

Orientador: Yuzo Iano Dissertação (mestrado) - Universidade Estadual de Campinas, Faculdade de Engenharia Elétrica e de Computação Resumo: Circuitos integrados digitais ou de sinais analógicos e digitais, CIs, desempenham um pa-pel importante e crítico no design e desenvolvimento dos sistemas embarcados dentro de armas inteligentes e sistemas militares. A tremenda demanda por armas inteligentes junto com o surgi-mento do terrorismo cibernético, bem como a guerra eletrônica e de informação, mudaram os requisitos de projeto de sensores e sistemas eletrônicos militares. O surgimento deste cenário trouxe a necessidade de verificação do funcionamento de sistemas digitais e analógicos. Deste modo, metodologias de verificação funcional começaram a se destacar no ambiente da arquitetura digital. Com isso, a Verificação Funcional torna-se uma ferramenta indispensável para a constru-ção e implementação de hardware de propósito específico, e também de propósito geral, denomi-nados IP Core; Semicondutor Intelectual Property Core. O trabalho de implementação do contro-lador digital apresentado utiliza a linguagem de descrição de hardware Verilog e para a verifica-ção e validação dos dados, utiliza-se a e language, como desenvolvimento de um ambiente de validação, com a finalidade de verificar o comportamento do circuito. A integração da estrutura do sistema do conversor permite que o sistema de controle possa ser simulado, testado e validado sem necessidade de um protótipo. A metodologia eRM do controle digital é baseada na e langua-ge, da Versite utilizando a ferramenta Specman para criação do ambiente de validação funcional. O código em Verilog do controle digital é utilizado para implementação em FPGA, do Xilinx Spartan 3E-500, que contém 500K portas de sistema e 10.476 células lógicas equivalentes, sufi-ciente para o propósito deste trabalho. Os resultados processados na metodologia eRM irão mos-trar os resultados alcançados com o uso da metodologia, oferecendo maior produtividade com o reuso do código e também na construção do ambiente de validação, a fim de oferecer excelentes possibilidades em testes e validação de circuitos digitais. O projeto de reutilização e reaproveita-mento de código em verificação é importante para satisfazer as exigências de tempo. O projetista deve ser capaz de reutilizar a propriedade intelectual no projeto como modelo de referência. A reutilização do ambiente de verificação em diferentes projetos economiza tempo e melhora a qua-lidade do projeto de verificação. Um dos dispositivos de controle de processamento de sinais utiliza como solução de estabilidade de tensão um PID, Proportional¿Integral¿Derivative, que faz a parte complexa de ajustes de sinais do sistema. Este controle é chamado de conversor estático do tipo Buck, comumente conhecido como fonte chaveada, sendo utilizado em diversas aplicações industriais e militares, podendo também se encontrar em nosso cotidiano, destacando-se seu uso em dispositivos móveis e espaciais Abstract: Integrated digital circuits as well mixed-signal circuits, CIs, have an important, and criti-cal, role during the design and development of embedded systems used in smart weapons and military systems. The always-rising demand for smart weapons, due to cyber terrorism issues, electronic warfare, and information warfare, has changed the requirements applied on sensors projects and military systems. This scenario brought the need to verify, intensively, analog and digital systems functionalities. In order for that, functional verification methodologies began to be a mayor question on digital architecture environment and becomes a must-have for hardware construction and implementation, both on specific purpose as well for general purpose hardware, been called by IP Core (Semiconductor Intellectual Property Core). The digital controller implemented in this work uses Verilog hardware description language, and e-language for data validation and verification, building a validation environment used for verify the circuit behavior. The converter system structure integration allows the control system to be simulated, tested and validated without the need of a physical prototype. The eRM methodology of digital control is based on e language, from Versite, using the Specman tool to create the functional validation environment. The digital controller code, writing in Verilog, due to language portability, is used for FPGA implementation, on Xilinx Spartan 3E-500, which contains 500K system ports and 10,476 equivalent logical cells, sufficient for the purpose of this work. The goals achieved by using eRM methodology shown for themselves that code reuse offered by this methodology guides to greater productivity, as well make easier the construction of the validation environment, been able to produce excellent options for tests and validation of digital circuits. During the code verification process, it is important to avoid the code's rewriting, in order to achieve project time deadlines. The designer must be able to reuse intellectual property in the project as a reference model. Re-using the verification environment on different projects saves time and improves its quality. One of the signal processing device control uses a PID (Proportional Integral Derivative) as a voltage stability solution, being responsible to control the system¿s complex part of signal adjustments. This stability solution is commonly called as Buck-type static converter or also as switched source, and it is used in many industrial and military applications, being found in many of our daily lives devices, as mobile devices, and in space devices Mestrado Telecomunicações e Telemática Mestre em Engenharia Elétrica