Search

Your search keyword '"López García, Mariano"' showing total 107 results
Start Over Author "López García, Mariano"

Refine your results

more »

more »

more »
107 results on '"López García, Mariano"'

1. Hardware-Software Implementation of a McEliece Cryptosystem for Post-quantum Cryptography

Author

López-García, Mariano, Cantó-Navarro, Enrique, Kacprzyk, Janusz, Series Editor, Pal, Nikhil R., Advisory Editor, Bello Perez, Rafael, Advisory Editor, Corchado, Emilio S., Advisory Editor, Hagras, Hani, Advisory Editor, Kóczy, László T., Advisory Editor, Kreinovich, Vladik, Advisory Editor, Lin, Chin-Teng, Advisory Editor, Lu, Jie, Advisory Editor, Melin, Patricia, Advisory Editor, Nedjah, Nadia, Advisory Editor, Nguyen, Ngoc Thanh, Advisory Editor, Wang, Jun, Advisory Editor, Arai, Kohei, editor, Kapoor, Supriya, editor, and Bhatia, Rahul, editor

Published
2020
Full Text
View/download PDF

3. Examen parcial (Curs 2023-2024)

Author

López García, Mariano and López García, Mariano

Abstract

Resolved, 2023/2024, 2n quadrimestre

Published
2024

7. Examen parcial (Curs 2022-2023)

Author

López García, Mariano and López García, Mariano

Abstract

Resolved, 2022/2023, 2n quadrimestre

Published
2023

8. Examen final (Curs 2022-2023)

Author

López García, Mariano and López García, Mariano

Abstract

Resolved, 2022/2023, 2n quadrimestre

Published
2023

10. Online signature verification systems on a low-cost FPGA

Author

Universitat Politècnica de Catalunya. Departament d'Enginyeria Electrònica, Cantó Navarro, Enrique, Ramos Lara, Rafael Ramón, López García, Mariano, Universitat Politècnica de Catalunya. Departament d'Enginyeria Electrònica, Cantó Navarro, Enrique, Ramos Lara, Rafael Ramón, and López García, Mariano

Abstract

This paper describes three different approaches for the implementation of an online signature verification system on a low-cost FPGA. The system is based on an algorithm, which operates on real numbers using the double-precision floating-point IEEE 754 format. The doubleprecision computations are replaced by simpler formats, without affecting the biometrics performance, in order to permit efficient implementations on low-cost FPGA families. The first approach is an embedded system based on MicroBlaze, a 32-bit soft-core microprocessor designed for Xilinx FPGAs, which can be configured by including a single-precision floating-point unit (FPU). The second implementation attaches a hardware accelerator to the embedded system to reduce the execution time on floating-point vectors. The last approach is a custom computing system, which is built from a large set of arithmetic circuits that replace the floating-point data with a more efficient representation based on fixed-point format. The latter system provides a very high runtime acceleration factor at the expense of using a large number of FPGA resources, a complex development cycle and no flexibility since it cannot be adapted to other biometric algorithms. By contrast, the first system provides just the opposite features, while the second approach is a mixed solution between both of them. The experimental results show that both the hardware accelerator and the custom computing system reduce the execution time by a factor ×7.6 and ×201 but increase the logic FPGA resources by a factor ×2.3 and ×5.2, respectively, in comparison with the MicroBlaze embedded system., This research was funded by Spanish MCIN/AEI/10.13039/501100011033, grant number PID2019-107274RB-I00., Peer Reviewed, Postprint (published version)

Published
2022

16. SISTEMES ELECTRÒNICS (Examen 2n quadrimestre): Examen final

Author

Miret Tomàs, Jaume, López García, Mariano, Castilla Fernández, Miguel, Gayà Suñer, Pedro Francisco, Miret Tomàs, Jaume, López García, Mariano, Castilla Fernández, Miguel, and Gayà Suñer, Pedro Francisco

Abstract

Resolved

Published
2021

18. SISTEMES ELECTRÒNICS (Examen 2n quadrimestre): Examen parcial

Author

Miret Tomàs, Jaume, López García, Mariano, Castilla Fernández, Miguel, Gayà Suñer, Pedro Francisco, Miret Tomàs, Jaume, López García, Mariano, Castilla Fernández, Miguel, and Gayà Suñer, Pedro Francisco

Published
2021

19. Re-avaluació [Curs 2020-2021]

Author

Prat Tasias, Jordi, López García, Mariano, Gayà Suñer, Pedro Francisco, Prat Tasias, Jordi, López García, Mariano, and Gayà Suñer, Pedro Francisco

Abstract

Resolved

Published
2021

20. Segon parcial / final [Curs 2020-2021]

Author

Prat Tasias, Jordi, López García, Mariano, Gayà Suñer, Pedro Francisco, Prat Tasias, Jordi, López García, Mariano, and Gayà Suñer, Pedro Francisco

Abstract

Resolved

Published
2021

23. Hardware-software implementation of a McEliece cryptosystem for post-quantum cryptography

Author

Universitat Politècnica de Catalunya. Departament d'Enginyeria Electrònica, López García, Mariano, Cantó Navarro, Enrique, Universitat Politècnica de Catalunya. Departament d'Enginyeria Electrònica, López García, Mariano, and Cantó Navarro, Enrique

Abstract

This paper shows the implementation on FPGA of a McEliece cryptosystem, which ensures the security recommendations given by the European Telecommunications Standards Institute (ETSI) for next generation of quantum-resistant cryptosystems. The proposed implementation provides more than 128 bits of quantum security using a public key of 2,097,152 bytes. The proposed system is based on a hardware/software implementation that uses an ARM Cortex-A53 core connected to a coprocessor through an AX14 lite interface. The complete system was implemented on a Xilinx Zynq UltraScale+ and it is able to decipher texts of 8192 bit-length is 47.39 ms., This work was supported by the Ministerio de Economía y Competitividad in the framework of the Programa Estatal de Investigación, Desarrollo e Innovación Orientada a los Retos de la Sociedad, project TEC2015-68784-R., Peer Reviewed, Postprint (author's final draft)

Published
2020

24. Primer parcial [Curs 2020-2021]

Author

Prat Tasias, Jordi, López García, Mariano, Gayà Suñer, Pedro Francisco, Prat Tasias, Jordi, López García, Mariano, and Gayà Suñer, Pedro Francisco

Abstract

Resolved

Published
2020

25. SISTEMES ELECTRÒNICS (Examen 2n quadrimestre): Examen de reavaluació

Author

Miret Tomàs, Jaume, García de Vicuña Muñoz de la Nava, José Luis, López García, Mariano, Castilla Fernández, Miguel, Miret Tomàs, Jaume, García de Vicuña Muñoz de la Nava, José Luis, López García, Mariano, and Castilla Fernández, Miguel

Published
2020

27. Re-avaluació [Curs 2019-2020]

Author

Prat Tasias, Jordi, Río Fernández, Joaquín del, Miret Tomàs, Jaume, Soria Pérez, José Antonio, López García, Mariano, Gayà Suñer, Pedro Francisco, Prat Tasias, Jordi, Río Fernández, Joaquín del, Miret Tomàs, Jaume, Soria Pérez, José Antonio, López García, Mariano, and Gayà Suñer, Pedro Francisco

Abstract

Resolved

Published
2020

29. SISTEMES ELECTRÒNICS (Examen 2n quadrimestre): Examen final

Author

Miret Tomàs, Jaume, García de Vicuña Muñoz de la Nava, José Luis, López García, Mariano, Castilla Fernández, Miguel, Miret Tomàs, Jaume, García de Vicuña Muñoz de la Nava, José Luis, López García, Mariano, and Castilla Fernández, Miguel

Abstract

Resolved

Published
2020

30. Segon parcial / Final [Curs 2019-2020]

Author

Prat Tasias, Jordi, Río Fernández, Joaquín del, Miret Tomàs, Jaume, Soria Pérez, José Antonio, López García, Mariano, Gayà Suñer, Pedro Francisco, Prat Tasias, Jordi, Río Fernández, Joaquín del, Miret Tomàs, Jaume, Soria Pérez, José Antonio, López García, Mariano, and Gayà Suñer, Pedro Francisco

Abstract

Resolved

Published
2020

31. Online Signature Verification Systems on a Low-Cost FPGA.

Author

Cantó Navarro, Enrique, Ramos Lara, Rafael, and López García, Mariano

Subjects
REAL numbers, COMPUTER systems, MICROPROCESSORS, BIOMETRY
Abstract

This paper describes three different approaches for the implementation of an online signature verification system on a low-cost FPGA. The system is based on an algorithm, which operates on real numbers using the double-precision floating-point IEEE 754 format. The double-precision computations are replaced by simpler formats, without affecting the biometrics performance, in order to permit efficient implementations on low-cost FPGA families. The first approach is an embedded system based on MicroBlaze, a 32-bit soft-core microprocessor designed for Xilinx FPGAs, which can be configured by including a single-precision floating-point unit (FPU). The second implementation attaches a hardware accelerator to the embedded system to reduce the execution time on floating-point vectors. The last approach is a custom computing system, which is built from a large set of arithmetic circuits that replace the floating-point data with a more efficient representation based on fixed-point format. The latter system provides a very high runtime acceleration factor at the expense of using a large number of FPGA resources, a complex development cycle and no flexibility since it cannot be adapted to other biometric algorithms. By contrast, the first system provides just the opposite features, while the second approach is a mixed solution between both of them. The experimental results show that both the hardware accelerator and the custom computing system reduce the execution time by a factor ×7.6 and ×201 but increase the logic FPGA resources by a factor ×2.3 and ×5.2, respectively, in comparison with the MicroBlaze embedded system. [ABSTRACT FROM AUTHOR]

Published
2022
Full Text
View/download PDF

32. Primer parcial [Curs 2019-2020]

Author

Prat Tasias, Jordi, Río Fernández, Joaquín del, Miret Tomàs, Jaume, Soria Pérez, José Antonio, López García, Mariano, Gayà Suñer, Pedro Francisco, Prat Tasias, Jordi, Río Fernández, Joaquín del, Miret Tomàs, Jaume, Soria Pérez, José Antonio, López García, Mariano, and Gayà Suñer, Pedro Francisco

Abstract

Resolved

Published
2019

33. SISTEMES ELECTRÒNICS (Examen 2n quadrimestre): Examen re‐avaluació

Author

Miret Tomàs, Jaume, García de Vicuña Muñoz de la Nava, José Luis, López García, Mariano, Castilla Fernández, Miguel, Miret Tomàs, Jaume, García de Vicuña Muñoz de la Nava, José Luis, López García, Mariano, and Castilla Fernández, Miguel

Abstract

Examen de reavaluació del curs 2018-2019., Resolved

Published
2019

34. Examen parcial [Curs 2018-2019]

Author

Miret Tomàs, Jaume, García de Vicuña Muñoz de la Nava, José Luis, López García, Mariano, Castilla Fernández, Miguel, Miret Tomàs, Jaume, García de Vicuña Muñoz de la Nava, José Luis, López García, Mariano, and Castilla Fernández, Miguel

Abstract

Resolved

Published
2019

35. SISTEMES ELECTRÒNICS (Examen 2n quadrimestre): Examen final

Author

Miret Tomàs, Jaume, García de Vicuña Muñoz de la Nava, José Luis, López García, Mariano, Castilla Fernández, Miguel, Miret Tomàs, Jaume, García de Vicuña Muñoz de la Nava, José Luis, López García, Mariano, and Castilla Fernández, Miguel

Abstract

Examen final del curs 2018-2019., Resolved

Published
2019

36. SETR. Control de Sistemas Encastrados (Curs 2018-2019)

Author

Llanas Parra, Francesc Xavier, López García, Mariano, Ramos Lara, Rafael Ramón, Llanas Parra, Francesc Xavier, López García, Mariano, and Ramos Lara, Rafael Ramón

Abstract

Resolved

Published
2019

37. SETR. Examen parcial 2 (Curs 2018-2019)

Author

Guzmán Solà, Ramon, Ramos Lara, Rafael Ramón, López García, Mariano, Guzmán Solà, Ramon, Ramos Lara, Rafael Ramón, and López García, Mariano

Abstract

Resolved

Published
2019

39. SETR. Control de Sistemas Encastrados (Curs 2017-2018)

Author

Llanas Parra, Francesc Xavier, López García, Mariano, Ramos Lara, Rafael Ramón, Llanas Parra, Francesc Xavier, López García, Mariano, and Ramos Lara, Rafael Ramón

Abstract

Resolved

Published
2018

40. SETR. Examen parcial 2 (Curs 2017-2018)

Author

Ramos Lara, Rafael Ramón, López García, Mariano, Llanas Parra, Francesc Xavier, Ramos Lara, Rafael Ramón, López García, Mariano, and Llanas Parra, Francesc Xavier

Abstract

Resolved

Published
2018

41. Examen final [Curs 2017-2018]

Author

López García, Mariano, García de Vicuña Muñoz de la Nava, José Luis, Castilla Fernández, Miguel, Miret Tomàs, Jaume, López García, Mariano, García de Vicuña Muñoz de la Nava, José Luis, Castilla Fernández, Miguel, and Miret Tomàs, Jaume

Abstract

Resolved

Published
2018

42. Examen parcial [Curs 2017-2018]

Author

Castilla Fernández, Miguel, García de Vicuña Muñoz de la Nava, José Luis, López García, Mariano, Miret Tomàs, Jaume, Castilla Fernández, Miguel, García de Vicuña Muñoz de la Nava, José Luis, López García, Mariano, and Miret Tomàs, Jaume

Abstract

Resolved

Published
2018

43. Faking countermeasure against side-channel attacks

Author

Lumbiarres López, Rubén, López García, Mariano, Cantó Navarro, Enrique, Universitat Politècnica de Catalunya. Departament d'Enginyeria de Sistemes, Automàtica i Informàtica Industrial, Universitat Politècnica de Catalunya. Departament d'Enginyeria Electrònica, Universitat Politècnica de Catalunya. SARTI - Centre de Desenvolupament Tecnològic de Sistemes d'Adquisició Remota i Tractament de la Informació, and Universitat Politècnica de Catalunya. Centre de Desenvolupament Tecnològic de Sistemes d'Adquisició Remota i Tractament de la Informació (SARTI)

Subjects
Fakibg Countermeasures, Contramesures electròniques, AES, Encriptació de dades (Informàtica), education, Side-Channel Attacks, Cryptography, Microprocessadors, Enginyeria electrònica [Àrees temàtiques de la UPC], DPA, Data encryption (Computer science), Microprocessors, Informàtica::Seguretat informàtica::Criptografia [Àrees temàtiques de la UPC]
Published
2017

46. Examen segon parcial i recuperació del primer parcial (SIEK) [Curs 2016-2017. Q2]

Author

Castilla Fernández, Miguel, Río Fernández, Joaquín del, García de Vicuña Muñoz de la Nava, José Luis, López García, Mariano, Miret Tomàs, Jaume, Castilla Fernández, Miguel, Río Fernández, Joaquín del, García de Vicuña Muñoz de la Nava, José Luis, López García, Mariano, and Miret Tomàs, Jaume

Abstract

Resolució del segon examen parcial i de l'examen de recuperació del primer parcial Fitxer, Resolved

Published
2017

47. Faking countermeasure against side-channel attacks

Author

Universitat Politècnica de Catalunya. Departament d'Enginyeria de Sistemes, Automàtica i Informàtica Industrial, Universitat Politècnica de Catalunya. Departament d'Enginyeria Electrònica, Universitat Politècnica de Catalunya. SARTI - Centre de Desenvolupament Tecnològic de Sistemes d'Adquisició Remota i Tractament de la Informació, Lumbiarres López, Rubén, López García, Mariano, Cantó Navarro, Enrique, Universitat Politècnica de Catalunya. Departament d'Enginyeria de Sistemes, Automàtica i Informàtica Industrial, Universitat Politècnica de Catalunya. Departament d'Enginyeria Electrònica, Universitat Politècnica de Catalunya. SARTI - Centre de Desenvolupament Tecnològic de Sistemes d'Adquisició Remota i Tractament de la Informació, Lumbiarres López, Rubén, López García, Mariano, and Cantó Navarro, Enrique

Abstract

Peer Reviewed, Postprint (published version)

Published
2017

48. Disseny d'una eina de diagnòstic CAN basada en FPGA

Author

Universitat Politècnica de Catalunya. Departament d'Enginyeria Electrònica, López García, Mariano, Galindo Hurtado, Carlos, Universitat Politècnica de Catalunya. Departament d'Enginyeria Electrònica, López García, Mariano, and Galindo Hurtado, Carlos

Abstract

L’objectiu d’aquest projecte és dissenyar i implementar un sistema de comunicació CAN (Controller Area Network) de baix cost sobre una plataforma FPGA complint al màxim amb la normativa ISO 11898. La metodologia empleada en el disseny del sistema és el mètode en V, molt popular en sectors com el de l’automoció, que busca garantir la qualitat del disseny relacionant les diferents fases del desenvolupament amb les especificacions de tests de cada fase. Això s’ha traduït en una millor definició dels requisits del sistema, ja que permet de forma iterativa anar redefinint-los fins arribar a un requisit simple, el qual es pugui associar un test concret, o al menys, una justificació de que es compleix el requisit sense necessitat de testejar-lo. El sistema s’ha separat en dos mòduls hardware independents, la placa de desenvolupament Avnet LX9 Microboard y un disseny hardware propi en forma de PCB que permet adaptar les senyals d’entrada i sortida del mòdul d’expansió de la placa de desenvolupament als requisits de la capa física del protocol de comunicació CAN. La Avnet LX9 Microboard integra una Spartan-6, FPGA bastant limitada en recursos, però ideal per garantir un ús eficient dels recursos disponibles. Aquesta FPGA de Xilinx s’ha equipat amb un sistema Microblaze que permet una programació híbrida al emular un microprocessador software sobre la FPGA. D’aquesta manera, el codi que gestiona el protocol de comunicació a baix nivell, bit a bit, s’ha desenvolupat en llenguatge VHDL i integrat dins d’un mòdul IP, i el codi dels drivers d’alt nivell i l’aplicació s’han, dissenyat en llenguatge C. En el disseny també s’ha tingut en compte afegir mòduls, com per exemple, un ADC i un display, que permetin desenvolupar aplicacions on es demostri el correcte funcionament de l’aplicació.

Published
2017

49. Anàlisi de la interconnexió de dispositius lògics programables mitjançant Ethernet

Author

Universitat Politècnica de Catalunya. Departament d'Enginyeria Electrònica, López García, Mariano, Peshevski, Marko, Universitat Politècnica de Catalunya. Departament d'Enginyeria Electrònica, López García, Mariano, and Peshevski, Marko

Abstract

En aquest treball s'estudia com fer funcionar Ethernet des d'una placa amb FPGA (de l'anglès Field Programmable Gate Array). Aquests són dispositius electrònics que permeten reprogramar la lògica que contenen dins per tal que aquesta es comporti com l'usuari necessiti per l'aplicació en qüestió. Una de les maneres que existeixen de fer funcionar una FPGA és fent que aquesta es comporti com si fos un microcontrolador incrustat (MicroBlaze, del fabricant Xilinx, en aquest cas). A més de fer funcionar Ethernet s'implementa en llenguatge C una pila de protocols bàsica capaç de respondre a peticions d'eco ICMP (Internet Control Message Protocol). Per altra banda, aquestes peticions d'eco també es resolen utilitzant la llibreria LwIP (Lightweight Internet Protocol) àmpliament coneguda i utilitzada en el món de les aplicacions incrustades. Es comparen aquestes dues implementacions, resultant que la implementació bàsica és més ràpida en respondre a una petició d'eco.

Published
2017

50. Implementación de un Kernel LINUX sobre un procesador tipo software utilizando una FPGA

Author

Universitat Politècnica de Catalunya. Departament d'Enginyeria Electrònica, López García, Mariano, Vaquerizo Cid, Daniel, Universitat Politècnica de Catalunya. Departament d'Enginyeria Electrònica, López García, Mariano, and Vaquerizo Cid, Daniel

Abstract

En el mercado existen multitud de microprocesadores capaz de realizar multitud de tareas muy variadas, sin embargo, todos ellos tienen una limitación, el hardware, ya que éste no puede ser modificado una vez se fabrica la placa. En este aspecto, las FPGA tienen mucho que decir al respecto, dado que gracias a lo que se conoce como softcore, es posible diseñar un microprocesador en lenguaje VHDL capaz de comportarse de la forma deseada, incluyendo en este diseño los periféricos y utilidades deseadas como memoria caché, unidad de gestión de memoria, coma flotante, etc. Además, cuando se emplea el termino FPGA, normalmente se piensa en un sistema embebido, capaz de ejecutar una aplicación una y otra vez a una velocidad elevadísima, aquí es donde entra en juego el softcore Microblaze, diseñado por Xilinx, ya que permite añadir a una simple FPGA la capacidad e ejecutar un sistema operativo como puede ser Linux. Este proyecto se centra en el diseño de un softcore capaz de ejecutar un kernel Linux y los periféricos asociados al mismo, pasando para ello por diferentes puntos del diseño, que van desde la creación del procesador propiamente dicho, pasando por la inclusión de periféricos de utilidad, y la creación de un sistema operativo muy básico capaz de ser cargado en la memoria RAM de la FPGA y ejecutado para tener un sistema operativo completamente funcional, que finalmente ejecute una aplicación de control sobre los diferentes periféricos.

Published
2017

Catalog

Books, media, physical & digital resources
See catalog results