Search

International audience

With the beginning of the 4th industrial revolution and the Internet of Things, the number of integrated circuits in electronic devices increases. Since Moore’s law becomes harder to keep up with, 3D integration is an alternative to produce multi-function chips with small form factor. Hybrid bonding enables a highly robust wafer-to-wafer assembly with a density of 106 interconnects/cm2. For these reasons, this technology is of special interest for image sensors. A pitch reduction down to 1.44 µm would enable a density of interconnects fifty times higher and the design of more performant architectures. However, the effects of such modification on the bonding mechanism, electrical properties and the robustness of interconnects remain unknown.This work aims to validate a Cu-SiO2 hybrid bonding integration with a pitch of 1.44 µm. For this study, electrical measurements and accelerated aging tests are performed on dedicated test vehicles with various pitches. A thorough morphological characterization of bonding pads with different sizes allowed the identification of voids and Cu2O nodules at Cu/Cu interface, which indicates a common bonding mechanism. A new method based on electrical measurements and finite element method simulation was developed in order to estimate contact resistivity. It appears that defects at Cu/Cu interface do not increase the resistance of interconnects. Test structures were specially designed to monitor copper diffusion at bonding interface by making compatible chemical and electrical analysis with hybrid bonding integration. Various conditions of bonding and passivation annealings were tested in order to lower the thermal budget of the bonding annealing and assure the compatibility of hybrid bonding process with the whole stack. The pitch limitation was determined thanks to the study of interconnect resistance sensitivity to wafer-to-wafer misalignment. This deep comprehension of effects related to pitch shrinkage and technological process will be valuable to create new architecture.; Avec l’avènement de l’industrie 4.0 et de l’ère du « tout connecté », les dispositifs électroniques comptent plus en plus de puces. Au moment où la loi de Moore s’essouffle, l’intégration 3D constitue une alternative pour poursuivre l’élaboration de puces multifonctions tout en limitant l’encombrement. Parmi les techniques d’assemblage plaque-à-plaque existantes, le collage hybride offre une excellente robustesse et une densité de l’ordre de 106 interconnexions/cm2, ce qui le rend particulièrement intéressant pour une application aux capteurs d’image. Le passage à un pas d’interconnexion de 1,44 µm permettrait de multiplier cette densité par 50 et de concevoir des architectures plus performantes. Cependant, les effets d’une telle modification sur le mécanisme de collage, les propriétés électriques et la robustesse des interconnexions sont pour l’instant inconnus.L’objectif de cette thèse est de démontrer la validité du collage hybride Cu-SiO2 de pas d’interconnexion 1,44 µm. Pour y parvenir, des mesures électriques et des tests de vieillissement ont été menés sur des véhicules de test de pas d’interconnexion variés. Une caractérisation morphologique poussée des plots de collage de différentes tailles a permis d’identifier des cavités et des nodules de Cu2O à l’interface Cu/Cu, indiquant un mécanisme de collage commun. Une nouvelle méthode d’estimation de la résistivité de contact combinant mesure électrique et simulation par méthode des éléments finis a montré que ces défauts n’augmentent pas la résistance électrique des interconnexions. Des structures de test ont été dessinées spécialement afin de rendre compatibles les analyses chimique et électrique du diélectrique entre les plots de collage, afin d’étudier la diffusion du cuivre. Des variantes de recuit de collage et recuit de passivation ont également été testées en vue d’abaisser le budget thermique du recuit de collage et garantir la compatibilité du collage hybride avec l’ensemble de l’intégration. L’étude de la sensibilité de la résistance des interconnexions au désalignement plaque-à-plaque a permis d’établir un pas d’intégration limite. Cette compréhension fine des effets liés à la densification des interconnexions et aux procédés technologiques sera précieuse pour la création de nouvelles architectures.

With the beginning of the 4th industrial revolution and the Internet of Things, the number of integrated circuits in electronic devices increases. Since Moore’s law becomes harder to keep up with, 3D integration is an alternative to produce multi-function chips with small form factor. Hybrid bonding enables a highly robust wafer-to-wafer assembly with a density of 106 interconnects/cm2. For these reasons, this technology is of special interest for image sensors. A pitch reduction down to 1.44 µm would enable a density of interconnects fifty times higher and the design of more performant architectures. However, the effects of such modification on the bonding mechanism, electrical properties and the robustness of interconnects remain unknown.This work aims to validate a Cu-SiO2 hybrid bonding integration with a pitch of 1.44 µm. For this study, electrical measurements and accelerated aging tests are performed on dedicated test vehicles with various pitches. A thorough morphological characterization of bonding pads with different sizes allowed the identification of voids and Cu2O nodules at Cu/Cu interface, which indicates a common bonding mechanism. A new method based on electrical measurements and finite element method simulation was developed in order to estimate contact resistivity. It appears that defects at Cu/Cu interface do not increase the resistance of interconnects. Test structures were specially designed to monitor copper diffusion at bonding interface by making compatible chemical and electrical analysis with hybrid bonding integration. Various conditions of bonding and passivation annealings were tested in order to lower the thermal budget of the bonding annealing and assure the compatibility of hybrid bonding process with the whole stack. The pitch limitation was determined thanks to the study of interconnect resistance sensitivity to wafer-to-wafer misalignment. This deep comprehension of effects related to pitch shrinkage and technological process will be valuable to create new architecture., Avec l’avènement de l’industrie 4.0 et de l’ère du « tout connecté », les dispositifs électroniques comptent plus en plus de puces. Au moment où la loi de Moore s’essouffle, l’intégration 3D constitue une alternative pour poursuivre l’élaboration de puces multifonctions tout en limitant l’encombrement. Parmi les techniques d’assemblage plaque-à-plaque existantes, le collage hybride offre une excellente robustesse et une densité de l’ordre de 106 interconnexions/cm2, ce qui le rend particulièrement intéressant pour une application aux capteurs d’image. Le passage à un pas d’interconnexion de 1,44 µm permettrait de multiplier cette densité par 50 et de concevoir des architectures plus performantes. Cependant, les effets d’une telle modification sur le mécanisme de collage, les propriétés électriques et la robustesse des interconnexions sont pour l’instant inconnus.L’objectif de cette thèse est de démontrer la validité du collage hybride Cu-SiO2 de pas d’interconnexion 1,44 µm. Pour y parvenir, des mesures électriques et des tests de vieillissement ont été menés sur des véhicules de test de pas d’interconnexion variés. Une caractérisation morphologique poussée des plots de collage de différentes tailles a permis d’identifier des cavités et des nodules de Cu2O à l’interface Cu/Cu, indiquant un mécanisme de collage commun. Une nouvelle méthode d’estimation de la résistivité de contact combinant mesure électrique et simulation par méthode des éléments finis a montré que ces défauts n’augmentent pas la résistance électrique des interconnexions. Des structures de test ont été dessinées spécialement afin de rendre compatibles les analyses chimique et électrique du diélectrique entre les plots de collage, afin d’étudier la diffusion du cuivre. Des variantes de recuit de collage et recuit de passivation ont également été testées en vue d’abaisser le budget thermique du recuit de collage et garantir la compatibilité du collage hybride avec l’ensemble de l’intégration. L’étude de la sensibilité de la résistance des interconnexions au désalignement plaque-à-plaque a permis d’établir un pas d’intégration limite. Cette compréhension fine des effets liés à la densification des interconnexions et aux procédés technologiques sera précieuse pour la création de nouvelles architectures.