Search

Mención Internacional en el título de doctor In the last few years, the development of mobile technologies and machine learning applications has increased the demand of MEMS-based digital microphones. Mobile devices have several microphones enabling noise canceling, acoustic beamforming and speech recognition. With the development of machine learning applications the interest to integrate sensors with neural networks has increased. This has driven the interest to develop digital microphones in nanometer CMOS nodes where the microphone analog-front end and digital processing, potentially including neural networks, is integrated on the same chip. Traditionally, analog-to-digital converters (ADCs) in digital microphones have been implemented using high order Sigma-Delta modulators. The most common technique to implement these high order Sigma-Selta modulators is switchedcapacitor CMOS circuits. Recently, to reduce power consumption and make them more suitable for tasks that require always-on operation, such as keyword recognition, switched-capacitor circuits have been improved using inverter-based operational amplifier integrators. Alternatively, switched-capacitor based Sigma- Delta modulators have been replaced by continuous time Sigma-Delta converters. Nevertheless, in both implementations the input signal is voltage encoded across the modulator, making the integration in smaller CMOS nodes more challenging due to the reduced voltage supply. An alternative technique consists on encoding the input signal on time (or frequency) instead of voltage. This is what time-encoded converters do. Lately, time-encoding converters have gained popularity as they are more suitable to nanometer CMOS nodes than Sigma-Delta converters. Among the ones that have drawn more interest we find voltage-controlled oscillator based ADCs (VCOADCs). VCO-ADCs can be implemented using CMOS inverter based ring oscillators (RO) and digital circuitry. They also show noise-shaping properties. This makes them a very interesting alternative for implementation of ADCs in nanometer CMOS nodes. Nevertheless, two main circuit impairments are present in VCO-ADCs, and both come from the oscillator non-idealities. The first of them is the oscillator phase noise, that reduces the resolution of the ADC. The second is the non-linear tuning curve of the oscillator, that results in harmonic distortion at medium to high input amplitudes. In this thesis we analyze the use of time encoding ADCs for MEMS microphones with special focus on ring oscillator based ADCs (RO-ADCs). Firstly, we study the use of a dual-slope based SAR noise shaped quantizer (SAR-NSQ) in sigma-delta loops. This quantizer adds and extra level of noise-shaping to the modulator, improving the resolution. The quantizer is explained, and equations for the noise transfer function (NTF) of a third order sigma-delta using a second order filter and the NSQ are presented. Secondly, we move our attention to the topic of RO-ADCs. We present a high dynamic range MEMS microphone 130nm CMOS chip based on an open-loop VCO-ADC. This dissertation shows the implementation of the analog front-end that includes the oscillator and the MEMS interface, with a focus on achieving low power consumption with low noise and a high dynamic range. The digital circuitry is left to be explained by the coauthor of the chip in his dissertation. The chip achieves a 80dBA peak SNDR and 108dB dynamic range with a THD of 1.5% at 128 dBSPL with a power consumption of 438μW. After that, we analyze the use of a frequency-dependent-resistor (FDR) to implement an unsampled feedback loop around the oscillator. The objective is to reduce distortion. Additionally phase noise mitigation is achieved. A first topology including an operational amplifier to increase the loop gain is analyzed. The design is silicon proven in a 130 nm CMOS chip that achieves a 84 dBA peak SNDR with an analog power consumption of 600μW. A second topology without the operational amplifier is also analyzed. Two chips are designed with this topology. The first chip in 130 nm CMOS is a full VCO-ADC including the frequencyto- digital converter (F2D). This chip achieves a peak SNDR of 76.6 dBA with a power consumption of 482μW. The second chip includes only the oscillator and is implemented in 55nm CMOS. The peak SNDR is 78.15 dBA and the analog power consumption is 153μW. To finish this thesis, two circuits that use an FDR with a ring oscillator are presented. The first is a capacity-to-digital converter (CDC). The second is a filter made with an FDR and an oscillator intended for voice activity detection tasks (VAD). En los últimos años, el desarrollo de las tecnologías móviles y las aplicaciones de machine-learning han aumentado la demanda de micrófonos digitales basados en MEMS. Los dipositivos móviles tienen varios micrófonos que permiten la cancelación de ruido, el beamforming o conformación de haces y el reconocimiento de voz. Con el desarrollo de aplicaciones de aprendizaje automático, el interés por integrar sensores con redes neuronales ha aumentado. Esto ha impulsado el interés por desarrollar micrófonos digitales en nodos CMOS nanométricos donde el front-end analógico y el procesamiento digital del micrófono, que puede incluir redes neuronales, está integrado en el mismo chip. Tradicionalmente, los convertidores analógicos-digitales (ADC) en micrófonos digitales han sido implementados utilizando moduladores Sigma-Delta de orden elevado. La técnica más común para implementar estos moduladores Sigma- Delta es el uso de circuitos CMOS de capacidades conmutadas. Recientemente, para reducir el consumo de potencia y hacerlos más adecuados para las tareas que requieren una operación continua, como el reconocimiento de palabras clave, los convertidores Sigma-Delta de capacidades conmutadas has sido mejorados con el uso de integradores implementados con amplificadores operacionales basados en inversores CMOS. Alternativamente, los Sigma-Delta de capacidades conmutadas han sido reemplazados por moduladores en tiempo continuo. No obstante, en ambas implementaciones, la señal de entrada es codificada en voltaje durante el proceso de conversión, lo que hace que la integración en nodos CMOS más pequeños sea complicada debido a la menor tensión de alimentación. Una técnica alternativa consiste en codificar la señal de entrada en tiempo (o frecuencia) en lugar de tensión. Esto es lo que hacen los convertidores de codificación temporal. Recientemente, los convertidores de codificación temporal han ganado popularidad ya que son más adecuados para nodos CMOS nanométricos que los convertidores Sigma-Delta. Entre los que más interés han despertado encontramos los ADCs basados en osciladores controlados por tensión (VCO-ADC). Los VCO-ADC se pueden implementar usando osciladores en anillo (RO) implementados con inversores CMOS y circuitos digitales. Esta familia de convertidores también tiene conformado de ruido. Esto los convierte en una alternativa muy interesante para la implementación de convertidores en nodos CMOS nanométricos. Sin embargo, dos problemas principales están presentes en este tipo de ADCs debidos ambos a las no idealidades del oscilador. El primero de los problemas es la presencia de ruido de fase en el oscilador, lo que reduce la resolución del ADC. El segundo es la curva de conversion voltaje-frecuencia no lineal del oscilador, lo que causa distorsión a amplitudes medias y altas. En esta tesis analizamos el uso de ADCs de codificación temporal para micrófonos MEMS, con especial interés en ADCS basados en osciladores de anillo (RO-ADC). En primer lugar, estudiamos el uso de un cuantificador SAR con conformado de ruido (SAR-NSQ) en moduladores Sigma-Delta. Este cuantificador agrega un orden adicional de conformado de ruido al modulador, mejorando la resolución. En este documento se explica el cuantificador y obtienen las ecuaciones para la función de transferencia de ruido (NTF) de un sigma-delta de tercer orden usando un filtro de segundo orden y el NSQ. En segundo lugar, dirigimos nuestra atención al tema de los RO-ADC. Presentamos el chip de un micrófono MEMS de alto rango dinámico en CMOS de 130 nm basado en un VCO-ADC de bucle abierto. En esta tesis se explica la implementación del front-end analógico que incluye el oscilador y la interfaz con el MEMS. Esta implementación se ha llevado a cabo con el objetivo de lograr un bajo consumo de potencia, un bajo nivel de ruido y un alto rango dinámico. La descripción del back-end digital se deja para la tesis del couator del chip. La SNDR de pico del chip es de 80dBA y el rango dinámico de 108dB con una THD de 1,5% a 128 dBSPL y un consumo de potencia de 438μW. Finalmente, se analiza el uso de una resistencia dependiente de frecuencia (FDR) para implementar un bucle de realimentación no muestreado alrededor del oscilador. El objetivo es reducir la distorsión. Además, también se logra la mitigación del ruido de fase del oscilador. Se analyza una primera topologia de realimentación incluyendo un amplificador operacional para incrementar la ganancia de bucle. Este diseño se prueba en silicio en un chip CMOS de 130nm que logra un pico de SNDR de 84 dBA con un consumo de potencia de 600μW en la parte analógica. Seguidamente, se analiza una segunda topología sin el amplificador operacional. Se fabrican y miden dos chips diseñados con esta topologia. El primero de ellos en CMOS de 130 nm es un VCO-ADC completo que incluye el convertidor de frecuencia a digital (F2D). Este chip alcanza un pico SNDR de 76,6 dBA con un consumo de potencia de 482μW. El segundo incluye solo el oscilador y está implementado en CMOS de 55nm. El pico SNDR es 78.15 dBA y el el consumo de potencia analógica es de 153μW. Para cerrar esta tesis, se presentan dos circuitos que usan la FDR con un oscilador en anillo. El primero es un convertidor de capacidad a digital (CDC). El segundo es un filtro realizado con una FDR y un oscilador, enfocado a tareas de detección de voz (VAD). Programa de Doctorado en Ingeniería Eléctrica, Electrónica y Automática por la Universidad Carlos III de Madrid Presidente: Antonio Jesús Torralba Silgado.- Secretaria: María Luisa López Vallejo.- Vocal: Pieter Rombouts

The purpose of this thesis is the proposal and implementation of data conversion open-loop architectures based on voltage-controlled oscillators (VCOs) built with ring oscillators (RO-based ADCs), suitable for highly digital designs, scalable to the newest complementary metal-oxide-semiconductor (CMOS) nodes. The scaling of the design technologies into the nanometer range imposes the reduction of the supply voltage towards small and power-efficient architectures, leading to lower voltage overhead of the transistors. Additionally, phenomena like a lower intrinsic gain, inherent noise, and parasitic effects (mismatch between devices and PVT variations) make the design of classic structures for ADCs more challenging. In recent years, time-encoded A/D conversion has gained relevant popularity due to the possibility of being implemented with mostly digital structures. Within this trend, VCOs designed with ring oscillator based topologies have emerged as promising candidates for the conception of new digitization techniques. RO-based data converters show excellent scalability and sensitivity, apart from some other desirable properties, such as inherent quantization noise shaping and implicit anti-aliasing filtering. However, their nonlinearity and the limited time delay achievable in a simple NOT gate drastically limits the resolution of the converter, especially if we focus on wide-band A/D conversion. This thesis proposes new ways to alleviate these issues. Firstly, circuit-based techniques to compensate for the nonlinearity of the ring oscillator are proposed and compared to equivalent state-of-the-art solutions. The proposals are designed and simulated in a 65-nm CMOS node for open-loop RO-based ADC architectures. One of the techniques is also validated experimentally through a prototype. Secondly, new ways to artificially increase the effective oscillation frequency are introduced and validated by simulations. Finally, new approaches to shape the quantization noise and filter the output spectrum of a RO-based ADC are proposed theoretically. In particular, a quadrature RO-based band-pass ADC and a power-efficient Nyquist A/D converter are proposed and validated by simulations. All the techniques proposed in this work are especially devoted for highbandwidth applications, such as Internet-of-Things (IoT) nodes or maximally digital radio receivers. Nevertheless, their field of application is not restricted to them, and could be extended to others like biomedical instrumentation or sensing. El propósito de esta tesis doctoral es la propuesta y la implementación de arquitecturas de conversión de datos basadas en osciladores en anillos, compatibles con diseños mayoritariamente digitales, escalables en los procesos CMOS de fabricación más modernos donde las estructuras digitales se ven favorecidas. La miniaturización de las tecnologías CMOS de diseño lleva consigo la reducción de la tensión de alimentación para el desarrollo de arquitecturas pequeñas y eficientes en potencia. Esto reduce significativamente la disponibilidad de tensión para saturar transistores, lo que añadido a una ganancia cada vez menor de los mismos, ruido y efectos parásitos como el “mismatch” y las variaciones de proceso, tensión y temperatura han llevado a que sea cada vez más complejo el diseño de estructuras analógicas eficientes. Durante los últimos años la conversión A/D basada en codificación temporal ha ganado gran popularidad dado que permite la implementación de estructuras mayoritariamente digitales. Como parte de esta evolución, los osciladores controlados por tensión diseñados con topologías de oscilador en anillo han surgido como un candidato prometedor para la concepción de nuevas técnicas de digitalización. Los convertidores de datos basados en osciladores en anillo son extremadamente sensibles (variación de frecuencia con respecto a la señal de entrada) así como escalables, además de otras propiedades muy atractivas, como el conformado espectral de ruido de cuantificación y el filtrado “anti-aliasing”. Sin embargo, su respuesta no lineal y el limitado tiempo de retraso alcanzable por una compuerta NOT restringen la resolución del conversor, especialmente para conversión A/D en aplicaciones de elevado ancho de banda. Esta tesis doctoral propone nuevas técnicas para aliviar este tipo de problemas. En primer lugar, se proponen técnicas basadas en circuito para compensar el efecto de la no linealidad en los osciladores en anillo, y se comparan con soluciones equivalentes ya publicadas. Las propuestas se diseñan y simulan en tecnología CMOS de 65 nm para arquitecturas en lazo abierto. Una de estas técnicas presentadas es también validada experimentalmente a través de un prototipo. En segundo lugar, se introducen y validan por simulación varias formas de incrementar artificialmente la frecuencia de oscilación efectiva. Para finalizar, se proponen teóricamente dos enfoques para configurar nuevas formas de conformación del ruido de cuantificación y filtrado del espectro de salida de los datos digitales. En particular, son propuestos y validados por simulación un ADC pasobanda en cuadratura de fase y un ADC de Nyquist de gran eficiencia en potencia. Todas las técnicas propuestas en este trabajo están destinadas especialmente para aplicaciones de alto ancho de banda, tales como módulos para el Internet de las cosas o receptores de radiofrecuencia mayoritariamente digitales. A pesar de ello, son extrapolables también a otros campos como el de la instrumentación biomédica o el de la medición de señales mediante sensores. Programa de Doctorado en Ingeniería Eléctrica, Electrónica y Automática por la Universidad Carlos III de Madrid Presidente: Juan Pablo Alegre Pérez.- Secretario: Celia López Ongil.- Vocal: Fernando Cardes García

Mención Internacional en el título de doctor Capacitive sensors are omnipresent in both automotive and consumer applications. Micro-Electro- Mechanical-Systems (MEMS) are often used to transform a physical quantity (e.g. pressure, temperature, humidity, ...) to electrical quantities (e.g. capacitance, resistance, ...). Capacitanceto-Digital Converters (CDCs) are therefore of major significance. They permanently strive for perfection since they represent the State-of-the-Art in terms of an e cient electrical interface and adequate digital conversion of those capacitive sensors. The purpose of this research is to provide new insights into a specific converter family in the context of a CDC. While a vast amount of converter concepts has been discussed in the open literature, this dissertation focuses on a simplified type of time-domain converter. To be more specific, a Dual-Slope based Capacitance-to-Digital Converter is presented. The traditional Dual- Slope converter is modified to provide a switched-capacitor sensor readout, first-order noise-shaping and e cient multi-bit conversion using single-bit circuitry. It is based on an averaging concept and employs a kind of time-domain resolution. A similar concept was already shown in the past. It was based on a continuous-time converter using a dedicated sensor readout stage. It is important to point out that this new dissertation focuses on a direct sensor readout concept to utilize the discrete-time benefits. As a result, both area and power e ciency are improved. The converter concept is proven on silicon in a standard 0.13 m process using both a real capacitive pressure sensor and an on-chip dummy MEMS bridge. A 3.2ms measurement results in 13bit resolution while consuming 35µA from a 1.5V supply occupying 0.148mm2. A comparison to the State-of-the-Art proofs the converter concept to be competitive. However, a clear trend toward hybrid solutions can be seen, which indicates to be superior in many aspects. O ering a concept which could be combined with other converters proof to be beneficial in terms of overall e ciency. A traditional first-order discrete-time modulator is a very common building block within converters. Interestingly, a direct comparison shows many similarities to the proposed noise-shaping Dual-Slope based concept. A high-level and circuit-level analysis is revealing, since it points out a noise- versus sensor power-consumption trade-o between the two converter approaches. While the concept is superior in terms of output resolution, the Dual-Slope converter is advantageous for low-power medium-performance applications when large absolute sensor capacitors are present. An inherent property of the proposed Dual-Slope based converter is the availability of the quantization error in the analog domain. It is this fact which makes it easy to be used within a Multi-stAge-noise-SHaping (MASH) architecture. This concept is proven within a 1-1 MASH example on both system- and circuit-level where two Dual-Slope based converters are used. It is also worth mentioning, that the second stage could be exchanged by any type of converter. However, a mismatch analysis indicates commonly high matching requirements. Further adaptations towards Sturdy-MASH (SMASH) architectures would be necessary to be more competitive. Programa de Doctorado en Ingeniería Eléctrica, Electrónica y Automática por la Universidad Carlos III de Madrid Presidente: Susana Patón Álvarez.- Secretario: Rocío del Río Fernández.- Vocal: Dietmar Sträussnigg

In recent years, analog-to-digital converters (ADCs) designed with voltagecontrolled oscillators (VCOs) have gained popularity due to their mostly digital implementation, among other benefits. These analog-to-digital conversion architectures can take advantage of the current miniaturization in the complementary metal–oxide–semiconductor (CMOS) technology, specifically in terms of die area, power consumption and scalability. Furthermore, digital circuitry can be implemented in a semi-custom design flow with available computer-aided design (CAD) tools, simplifying and making less costly the design process. This dissertation proposes the development and implementation of digital interfaces for capacitive microelectromechanical systems (MEMS) microphones based on open-loop VCO-ADCs. The design of open-loop VCO-ADC interfaces for sensors can be divided into two different approaches. The first one is associated with the implementation of the input-signal-to-frequency conversion stage, which consists of the oscillator and the circuit for the interconnection between sensor and oscillator. This part of the converter translates the analog input signal variation, which is a voltage signal in a capacitive MEMS microphone, into a frequency variation of the oscillator output signal. The design of this stage is aimed to reduce the flicker and thermal noise contribution that limits the ADC resolution. In the oscillator, these noise sources appear as phase noise, which is demodulated after sampling as a low frequency noise. Another limiting factor inherent to the oscillator in open-loop architectures is the non-linear relationship between input signal and output frequency. Usually, the estimation of the degradation caused by these impairments is done by transient simulations that consume a significant computational time. This complicates the iterative optimization in terms of phase noise, power consumption and area during the oscillator design process. In this thesis is proposed a methodology based on periodic steady state (PSS) and putacional significativo. Esto hace que se complique el diseño basado en la optimización iterativa de parámetros del oscilador tales como el ruido de fase, el consumo de potencia y el área. En esta tesis se propone una metodología basada en simulaciones PSS y PNOISE para realizar una optimización iterativa del oscilador con un tiempo computacional reducido. El segundo enfoque en el diseño de interfaces de lazo abierto basadas en osciladores para sensores está relacionado con la etapa de conversión de frecuencia a digital. Este circuito mayormente digital convierte la salida del oscilador codificada en frecuencia a una secuencia digital, la cual es proporcional a la variación de la señal analógica de entrada del convertidor. Entre los objetivos de diseño más importantes para este bloque se encuentran la mejora de la resolución del convertidor y la optimización del consumo de potencia. Esto es abordado en esta tesis a través de la propuesta de dos arquitecturas diferentes para la conversión de frecuencia a digital. La primera de ellas utiliza un convertidor tiempo-digital para mejorar la resolución del convertidor sin incrementar el orden del conformado de ruido o la frecuencia del reloj del sistema, mientras que la segunda se basa en una arquitectura novedosa de cuantificación gruesa-fina de bajo consumo. Para demostrar la viabilidad de las arquitecturas de conversión de datos propuestas para micrófonos MEMS de tipo capacitivo, se han diseñado e implementado dos prototipos en tecnología CMOS de 130 nm. El primer chip implementado está basado en la arquitectura del convertidor tiempodigital, el cual alcanza un rango dinámico de 100 dB-A con un punto de sobrecarga acústica de 130 dBSPL. El segundo chip propuesto incorpora un circuito de cuantificación grueso-fino con robustez frente a errores de metaestabilidad y sincronización. Este ocupa un área activa de 0.04 mm2 con un consumo de potencia de 240 μW, alcanzando un rango dinámico de 97 dB-A en un modo de operación normal. En un modo de operación de potencia reducida alcanza un rango dinámico de 93 dB-A consumiendo sólo 77 μW. En los últimos años, los convertidores analógico-digitales diseñados con osciladores controlados por tensión han ganado una gran popularidad debido a su implementación con circuitos mayormente digitales, entre otras ventajas. Estas arquitecturas de conversión analógico-digital se benefician de la miniaturización actual de la tecnología CMOS, específicamente en términos de área, consumo de potencia y escalabilidad. Además, los circuitos digitales pueden ser implementados de manera semiautomática con las herramientas actuales de diseño asistido por ordenador, simplificando y reduciendo los costos del proceso de diseño. Esta tesis propone el desarrollo e implementación de interfaces digitales para micrófonos MEMS de tipo capacitivo empleando convertidores analógico-digitales implementados con osciladores controlados por tensión. El diseño de interfaces de conversión de datos de lazo abierto basadas en osciladores para sensores se puede entender mediante dos enfoques diferentes. El primero de ellos está asociado con la implementación de la etapa de conversión de la señal de entrada a frecuencia, la cual está conformada por el oscilador y el circuito encargado de la interconexión entre el sensor y el oscilador. Esta parte del convertidor traduce la variación de la señal analógica de entrada, la cual es una tensión en el caso de micrófonos MEMS de tipo capacitivo, en una variación de frecuencia de la señal de salida del oscilador. El diseño de esta etapa está enfocado en la reducción de los ruidos flicker y térmico que limitan la resolución del convertidor. Tales ruidos aparecen en el oscilador en forma de ruido de fase, el cual es demodulado después del muestreo como una componente de ruido de baja frecuencia. Otro factor limitante que aparece en el oscilador en arquitecturas de lazo abierto es la distorsión provocada por la no linealidad entre la señal de entrada y la frecuencia de oscilación. Usualmente, la estimación de la degradación causada por estas limitaciones is realizada mediante simulaciones transitorias, las cuales consumen un tiempo computacional significativo. Esto hace que se complique el diseño basado en la optimización iterativa de parámetros del oscilador tales como el ruido de fase, el consumo de potencia y el área. En esta tesis se propone una metodología basada en simulaciones PSS y PNOISE para realizar una optimización iterativa del oscilador con un tiempo computacional reducido. El segundo enfoque en el diseño de interfaces de lazo abierto basadas en osciladores para sensores está relacionado con la etapa de conversión de frecuencia a digital. Este circuito mayormente digital convierte la salida del oscilador codificada en frecuencia a una secuencia digital, la cual es proporcional a la variación de la señal analógica de entrada del convertidor. Entre los objetivos de diseño más importantes para este bloque se encuentran la mejora de la resolución del convertidor y la optimización del consumo de potencia. Esto es abordado en esta tesis a través de la propuesta de dos arquitecturas diferentes para la conversión de frecuencia a digital. La primera de ellas utiliza un convertidor tiempo-digital para mejorar la resolución del convertidor sin incrementar el orden del conformado de ruido o la frecuencia del reloj del sistema, mientras que la segunda se basa en una arquitectura novedosa de cuantificación gruesa-fina de bajo consumo. Para demostrar la viabilidad de las arquitecturas de conversión de datos propuestas para micrófonos MEMS de tipo capacitivo, se han diseñado e implementado dos prototipos en tecnología CMOS de 130 nm. El primer chip implementado está basado en la arquitectura del convertidor tiempo digital, el cual alcanza un rango dinámico de 100 dB-A con un punto de sobrecarga acústica de 130 dBSPL. El segundo chip propuesto incorpora un circuito de cuantificación grueso-fino con robustez frente a errores de metaestabilidad y sincronización. Este ocupa un área activa de 0.04 mm2 con un consumo de potencia de 240 μW, alcanzando un rango dinámico de 97 dB-A en un modo de operación normal. En un modo de operación de potencia reducida alcanza un rango dinámico de 93 dB-A consumiendo sólo 77 μW. Programa de Doctorado en Ingeniería Eléctrica, Electrónica y Automática por la Universidad Carlos III de Madrid Presidente: Mark Vesterbacka.- Secretario: María Luisa López Vallejo.- Vocal: Pedro Augusto Borrego Lambín

Este proyecto consiste en el diseño de un convertidor analógico-digital basado en un oscilador controlado por tensión escalando la tecnología a 65 nm. El escalado de la tecnología presenta numerosos efectos en los circuitos analógicos y digitales. Los circuitos digitales se benefician ya que con el escalado se vuelven más rápidos, más eficientes energéticamente y ocupan menos área. Por otra parte, el diseño de circuitos analógicos se vuelve mas complicado con este escalado ya que varían las ganancias intrínsecas de los transistores, aumenta el ruido entre nodos debido a las distancias más cortas, etc. En este documento se exponen y se describen los modelos en el que se basan este tipo de convertidores, para posteriormente, realizar el diseño de un oscilador en anillo, que funciona como bloque integrador y cuantificador del convertidor analógico-digital y el diseño del bloque derivador del convertidor, implementado a partir de circuitos digitales. Posteriormente se describen los circuitos diseñados en la herramienta Virtuoso Cadence para a continuación hacer un análisis de sensibilidad frente al ruido en el oscilador en anillo. This project consists of the design of a voltage-controlled oscillator based analog-to-digital converter scaling down the technology to 65 nm. Scaling down the technology implies numerous effects in both analog and digital circuits. The digital circuits benefit from the scale down because they become faster, more energy efficient and occupy less area. On the other hand, analog circuit design becomes more complicated because the scale down modifies the intrinsic gain of the transistors, it raises the noise between nodes because of the closer distances, etc. In this document are exposed and described the model in which this type of converters are based on, in order to later, design the ring oscillator, which works as a integrator and quantizer block of the analog-to-digital converter, and the design of the differentiator block, implemented by digital circuits. Next the designed circuits on the Virtuoso Cadence tool are described in order to do a noise sensibility analysis on the ring oscillator. Ingeniería Electrónica Industrial y Automática

El objetivo del presente trabajo es el estudio, diseño e implementación de una novedosa arquitectura de filtros paso banda basados en VCO, con aplicación directa en tareas de extracción de características vocales. Partiendo del modelo a nivel de sistema del filtro analógico clásico (filtro de variables de estado), se plantean las ventajas de un modelo basado en VCO, conduciéndolo así hasta el modelo final diseñado, mostrando los resultados obtenidos en simulación. Además, se propone una posible implementación hardware del modelo, realizando así una primera aproximación al diseño a nivel de circuito. Se muestran también simulaciones de las distintas partes que forman el circuito, además de una estimación del consumo de cada una de ellas. Posteriormente, se realiza un análisis de los resultados obtenidos, tanto a nivel de sistema como a nivel de circuito. Además, se exponen los resultados de simulación de las medidas de energía en un banco de filtros ante distintas señales de entrada. De esta manera, se obtienen patrones de la señal de entrada que posteriormente pueden ser introducidas en redes neuronales o árboles de decisión, con el objetivo de detectar la existencia de eventos. Máster Universitario en Ingeniería de Sistemas Electrónicos y Aplicaciones. Curso 2018/2019

Este proyecto abarca el diseño, implementación y fabricación de un amplificador estéreo, de clase AB, para auriculares de alta impedancia. Dicho amplificador está controlado por micro-procesador y montado sobre una placa de circuito impreso. El amplificador dispone de control de volumen y de balance mediante un encoder y dos pul-sadores, respectivamente. Además, dichos parámetros también son accesibles mediante los botones de control remoto de los auriculares. El sistema incorpora también un circuito de protección ante transitorios de arranque, impi-diendo así posibles daños a los auriculares. Por último, se ha realizado una validación experimental del amplificador, analizando su res-puesta en frecuencia, su distorsión armónica total y su comportamiento ante distintas señales de entrada. This project includes the design, implementation and manufacturing of a stereo, AB class, high-impedance headphones amplifier. It is controlled by a microprocessor and mounted on a printed circuit board. The amplifier has volume and balance control through a rotary encoder and two switches, re-spectively. Furthermore, those parameters are also accessible through the remote control of the headphones. The system includes a protection circuit against transient effects on the start, what avoids possible damages on the headphones. Finally, an experimental validation of the amplifier has been performed, by analyzing the frequency response, total harmonic distortion and the behavior to different input signals. Ingeniería Electrónica Industrial y Automática

Mención Internacional en el título de doctor This thesis focuses on the development of capacitive sensor readout circuits and data converters based on frequency-encoding. This research has been motivated by the needs of consumer electronics industry, which constantly demands more compact readout circuit for MEMS microphones and other sensors. Nowadays, data acquisition is mainly based on encoding signals in voltage or current domains, which is becoming more challenging in modern deep submicron CMOS technologies. Frequency-encoding is an emerging signal processing technique based on encoding signals in the frequency domain. The key advantage of this approach is that systems can be implemented using mostly-digital circuitry, which benefits from CMOS technology scaling. Frequencyencoding can be used to build phase referenced integrators, which can replace classical integrators (such as switched-capacitor based integrators) in the implementation of efficient analog-to-digital converters and sensor interfaces. The core of the phase referenced integrators studied in this thesis consists of the combination of different oscillator topologies with counters and highly-digital circuitry. This work addresses two related problems: the development of capacitive MEMS sensor readout circuits based on frequency-encoding, and the design and implementation of compact oscillator-based data converters for audio applications. In the first problem, the target is the integration of the MEMS sensor into an oscillator circuit, making the oscillation frequency dependent on the sensor capacitance. This way, the sound can be digitized by measuring the oscillation frequency, using digital circuitry. However, a MEMS microphone is a complex structure on which several parasitic effects can influence the operation of the oscillator. This work presents a feasibility analysis of the integration of a MEMS microphone into different oscillator topologies. The conclusion of this study is that the parasitics of the MEMS limit the performance of the microphone, making it inefficient. In contrast, replacing conventional ADCs with frequency-encoding based ADCs has proven a very efficient solution, which motivates the next problem. In the second problem, the focus is on the development of high-order oscillator-based Sigma-Delta modulators. Firstly, the equivalence between classical integrators and phase referenced integrators has been studied, followed by an overview of state-of-art oscillator-based converters. Then, a procedure to replace classical integrators by phase referenced integrators is presented, including a design example of a second-order oscillator based Sigma-Delta modulator. Subsequently, the main circuit impairments that limit the performance of this kind of implementations, such as phase noise, jitter or metastability, are described. This thesis also presents a methodology to evaluate the impact of phase noise and distortion in oscillator-based systems. The proposed method is based on periodic steady-state analysis, which allows the rapid estimation of the system dynamic range without resorting to transient simulations. In addition, a novel technique to analyze the impact of clock jitter in Sigma-Delta modulators is described. Two integrated circuits have been implemented in 0.13 μm CMOS technology to demonstrate the feasibility of high-order oscillator-based Sigma-Delta modulators. Both chips have been designed to feature secondorder noise shaping using only oscillators and digital circuitry. The first testchip shows a malfunction in the digital circuitry due to the complexity of the multi-bit counters. The second chip, implemented using single-bit counters for simplicity, shows second-order noise shaping and reaches 103 dB-A of dynamic range in the audio bandwidth, occupying only 0.04 mm2. Esta tesis se centra en el desarrollo de conversores de datos e interfaces para sensores capacitivos basados en codificación en frecuencia. Esta investigación está motivada por las necesidades de la industria, que constantemente demanda reducir el tamaño de este tipo de circuitos. Hoy en día, la adquisición de datos está basada principalmente en la codificación de señales en tensión o en corriente. Sin embargo, la implementación de este tipo de soluciones en tecnologías CMOS nanométricas presenta varias dificultades. La codificación de frecuencia es una técnica emergente en el procesado de señales basada en codificar señales en el dominio de la frecuencia. La principal ventaja de esta alternativa es que los sistemas pueden implementarse usando circuitos mayoritariamente digitales, los cuales se benefician de los avances de la tecnología CMOS. La codificación en frecuencia puede emplearse para construir integradores referidos a la fase, que pueden reemplazar a los integradores clásicos (como los basados en capacidades conmutadas) en la implementación de conversores analógico-digital e interfaces de sensores. Los integradores referidos a la fase estudiados en esta tesis consisten en la combinación de diferentes topologías de osciladores con contadores y circuitos principalmente digitales. Este trabajo aborda dos cuestiones relacionadas: el desarrollo de circuitos de lectura para sensores MEMS capacitivos basados en codificación temporal, y el diseño e implementación de conversores de datos compactos para aplicaciones de audio basados en osciladores. En el primer caso, el objetivo es la integración de un sensor MEMS en un oscilador, haciendo que la frecuencia de oscilación depe capacidad del sensor. De esta forma, el sonido puede ser digitalizado midiendo la frecuencia de oscilación, lo cual puede realizarse usando circuitos en su mayor parte digitales. Sin embargo, un micrófono MEMS es una estructura compleja en la que múltiples efectos parasíticos pueden alterar el correcto funcionamiento del oscilador. Este trabajo presenta un análisis de la viabilidad de integrar un micrófono MEMS en diferentes topologías de oscilador. La conclusión de este estudio es que los parasíticos del MEMS limitan el rendimiento del micrófono, causando que esta solución no sea eficiente. En cambio, la implementación de conversores analógico-digitales basados en codificación en frecuencia ha demostrado ser una alternativa muy eficiente, lo cual motiva el estudio del siguiente problema. La segunda cuestión está centrada en el desarrollo de moduladores Sigma-Delta de alto orden basados en osciladores. En primer lugar se ha estudiado la equivalencia entre los integradores clásicos y los integradores referidos a la fase, seguido de una descripción de los conversores basados en osciladores publicados en los últimos años. A continuación se presenta un procedimiento para reemplazar integradores clásicos por integradores referidos a la fase, incluyendo un ejemplo de diseño de un modulador Sigma-Delta de segundo orden basado en osciladores. Posteriormente se describen los principales problemas que limitan el rendimiento de este tipo de sistemas, como el ruido de fase, el jitter o la metaestabilidad. Esta tesis también presenta un nuevo método para evaluar el impacto del ruido de fase y de la distorsión en sistemas basados en osciladores. El método propuesto está basado en simulaciones PSS, las cuales permiten la rápida estimación del rango dinámico del sistema sin necesidad de recurrir a simulaciones temporales. Además, este trabajo describe una nueva técnica para analizar el impacto del jitter de reloj en moduladores Sigma-Delta. En esta tesis se han implementado dos circuitos integrados en tecnología CMOS de 0.13 μm, con el fin de demostrar la viabilidad de los moduladores Sigma-Delta de alto orden basados en osciladores. Ambos chips han sido diseñados para producir conformación espectral de ruido de segundo orden, usando únicamente osciladores y circuitos mayoritariamente digitales. El primer chip ha mostrado un error en el funcionamiento de los circuitos digitales debido a la complejidad de las estructuras multi-bit utilizadas. El segundo chip, implementado usando contadores de un solo bit con el fin de simplificar el sistema, consigue conformación espectral de ruido de segundo orden y alcanza 103 dB-A de rango dinámico en el ancho de banda del audio, ocupando solo 0.04 mm2. Programa Oficial de Doctorado en Ingeniería Eléctrica, Electrónica y Automática Presidente: Georges G.E. Gielen.- Secretario: José Manuel de la Rosa.- Vocal: Ana Rusu

Este proyecto se desarrolla a petición del CIEMAT (Centro de Investigaciones Energéticas, Medioambientales y Tecnológicas) el cual ha pedido el diseño de un circuito de medida de carga para un detector de neutrones. Para ello se ha utilizado un fotodiodo con una fina capa de 6LiF, proporcionado por el propio centro de investigación, que permite la conversión de neutrones a pulsos corriente eléctrica. Se ha procedido a un estudio del principio de operación de los detectores de radiación basados en dispositivos semiconductores, en este caso de silicio, y como estos son capaces de producir una corriente eléctrica tras la detección de un neutrón. Posteriormente mediante un estudio de mercado se han comparado diferentes amplificadores comerciales que se utilizan para la instrumentación de la señal producida por el fotodiodo, junto con los problemas que estos pueden causar como son la saturación de la señal, el apilamiento de pulsos o la variación de la línea de base. Con todo esto el objetivo del presente proyecto es un estudio de los requisitos para el diseño de un amplificador de carga que sustituya a los ya existentes en el mercado y la construcción de un prototipo0. Se ha diseñado las etapas que acompañan al amplificador de carga, así como el circuito de polarización del fotodiodo, que permite una lectura adecuada ante la detección de un neutrón. Una vez simulado y fabricado el circuito de medición de neutrones se han realizado diferentes medidas que permiten la validación experimental de los datos, con un análisis de su respuesta en frecuencia y su respuesta ante una señal impulsiva que simula el pulso de corriente producido por el fotodiodo y su ruido. Para finalizar se ha preparado el circuito para poder comprobar su uso en las instalaciones del CIEMAT mediante la exposición del detector a una fuente de neutrones real. Máster Universitario en Ingeniería de Sistemas Electrónicos y Aplicaciones. Curso 2017/2018

En este trabajo fin de grado se ha abordado el diseño, construcción y pruebas de un circuito que sirve como medidor de capacidad. El principio de funcionamiento se basa en medir la variación de frecuencia de un oscilador alimentado por el condensador a medir. El condensador se precarga a una tensión de referencia. El número de pulsos generados por el oscilador refleja la carga en el condensador y por tanto permite estimar su capacidad . El diseño del TFG se ha realizado y validado con la ayuda de un programa de CAD con captura esquemática y simulación de circuitos. Posteriormente, se ha construido un prototipo del circuito, y se ha validado su funcionamiento experimental en el laboratorio. Para las pruebas del circuito, se ha diseñado y construido una placa PCB empleando otra herramienta CAD. Los circuitos de conversión de capacidad a digital tiene especial relevancia en el entorno socioeconómico actual puesto que son la base de prácticamente la totalidad de los sensores físicos integrados en los dispositivos móviles. Los acelerómetros, giróscopos, micrófonos y medidores de presión se implementan empleando sensores capacitivos tipo MEMS. Por tanto los circuitos de interfaz con estos sensores son una parte importante de la economía digital. En este trabajo fin de grado se aborda la digitalización del valor de un condensador mediante un método alternativo a los circuitos del arte previo, basados en su mayoría en la integración de una corriente o tensión. Esto permite que el circuito se realice solo con componentes digitales. Si bien, el trabajo fin de grado es un demostrador empleando componentes discretos, sirve para comprobar la factibilidad de un futuro circuito integrado basado en este principio. Dada la naturaleza experimental y de prueba de nuevas aproximaciones al problema no sea encontrado normativa que aplique al desarrollo realizado. No obstante, en la documentación previa para la realización de este trabajo se ha recopilado y estudiado la información de todos los fabricantes de sensores MEMS que pudieran beneficiarse de este nuevo método de conversión. This end-of-degree work has addressed the design, construction and testing of a circuit that serves as a capacity meter. The operating principle is based on measuring the frequency variation of a oscillator fed by the capacitor to be measured. The capacitor is precharged to a reference voltage. The number of pulses generated by the oscillator reflects the load on the capacitor and therefore allows estimating its capacity. The design of the GFR has been carried out and validated with the help of a CAD program with schematic capture and simulation of circuits. Subsequently, a prototype of the circuit has been built, and its experimental performance in the laboratory has been validated. For the circuit tests, a PCB board has been designed and built using another CAD tool. The capacity-to-digital conversion circuits are particularly relevant in the current socioeconomic environment since they are the basis of virtually all of the physical sensors integrated into the mobile devices. Accelerometers, gyroscopes, microphones and pressure gauges are implemented using MEMS-type capacitive sensors. So the interface circuits with these sensors are an important part of the digital economy. In this end-of-degree work, the digitization of the value of a capacitor is addressed by an alternative method to the previous art circuits, mostly based on the integration of a current or voltage. This allows the circuit to be performed only with digital components. Although the end-of-degree work is a demonstrator using discrete components, it serves to verify the feasibility of a future integrated circuit based on this principle. Given the experimental and test nature of new approaches to the problem is not found legislation that applies to the development carried out. However, in the previous documentation for the accomplishment of this work has been compiled and studied the information of all the manufacturers of MEMS sensors that could benefit from this new method of conversion. Ingeniería Electrónica Industrial y Automática

Mención Internacional en el título de doctor The purpose of this research work is providing new insights in the development of voltage-controlled oscillator based analog-to-digital converters (VCO-based ADCs). Time-encoding based ADCs have become of great interest to the designer community due to the possibility of implementing mostly digital circuits, which are well suited for current deep-submicron CMOS processes. Within this topic, VCO-based ADCs are one of the most promising candidates. VCO-based ADCs have typically been analyzed considering the output phase of the oscillator as a state variable, similar to the state variables considered in __ modulation loops. Although this assumption might take us to functional designs (as verified by literature), it does not take into account neither the oscillation parameters of the VCO nor the deterministic nature of quantization noise. To overcome this issue, we propose an interpretation of these type of systems based on the pulse frequency modulation (PFM) theory. This permits us to analytically calculate the quantization noise, in terms of the working parameters of the system. We also propose a linear model that applies to VCO-based systems. Thanks to it, we can determine the different error processes involved in the digitization of the input data, and the performance limitations which these processes direct to. A generic model for any order open-loop VCO-based ADCs is made based on the PFM theory. However, we will see that only the first-order case and a second order approximation can be implemented in practice. The PFM theory also allows us to propose novel approaches to both single-stage and multistage VCObased architectures. We describe open-loop architectures such as VCO-based architectures with digital precoding, PFM-based architectures that can be used as efficient ADCs or MASH architectures with optimal noise-transfer-function (NTF) zeros. We also make a first approach to the proposal and analysis of closed loop architectures. At the same time, we deal with one of the main limitations of VCOs (especially those built with ring oscillators), which is the non-linear voltage to- frequency relation. In this document, we describe two techniques mitigate this phenomenon. Firstly, we propose to use a pulse width modulator in front of the VCO. This way, there are only two possible oscillation states. Consequently, the oscillator works linearly. To validate the proposed technique, an experimental prototype was implemented in a 40-nm CMOS process. The chip showed noise problems that degraded the expected resolution, but allowed us to verify that the potential performance was close to the expected one. A potential signal-to-noise-distortion ratio (SNDR) equal to 56 dB was achieved in 20 MHz bandwidth, consuming 2.15 mW with an occupied area equal to 0.03 mm2. In comparison to other equivalent systems, the proposed architecture is simpler, while keeping similar power consumption and linearity properties. Secondly, we used a pulse frequency modulator to implement a second ADC. The proposed architecture is intrinsically linear and uses a digital delay line to increase the resolution of the converter. One experimental prototype was implemented in a 40-nm CMOS process using one of these architectures. Proper results were measured from this prototype. These results allowed us to verify that the PFM-based architecture could be used as an efficient ADC. The measured peak SNDR was equal to 53 dB in 20 MHz bandwidth, consuming 3.5 mW with an occupied area equal to 0.08 mm2. The architecture shows a great linearity, and in comparison to related work, it consumes less power and occupies similar area. In general, the theoretical analyses and the architectures proposed in the document are not restricted to any application. Nevertheless, in the case of the experimental chips, the specifications required for these converters were linked to communication applications (e.g. VDSL, VDSL2, or even G.fast), which means medium resolution (9-10 bits), high bandwidth (20 MHz), low power and low area. El propósito del trabajo presentado en este documento es aportar una nueva perspectiva para el diseño de convertidores analógico-digitales basados en osciladores controlados por tensión. Los convertidores analógico-digitales con codificación temporal han llamado la atención durante los últimos años de la comunidad de diseñadores debido a la posibilidad de implementarlos en su gran mayoría con circuitos digitales, los cuales son muy apropiados para los procesos de diseño manométricos. En este ámbito, los convertidores analógico-digitales basados en osciladores controlados por tensión son uno de los candidatos más prometedores. Los convertidores analógico-digitales basados en osciladores controlados por tensión han sido típicamente analizados considerando que la fase del oscilador es una variable de estado similar a las que se observan en los moduladores __. Aunque esta consideración puede llevarnos a diseños funcionales (como se puede apreciar en muchos artículos de la literatura), en ella no se tiene en cuenta ni los parámetros de oscilación ni la naturaleza determinística del ruido de cuantificación. Para solventar esta cuestión, en este documento se propone una interpretación alternativa de este tipo de sistemas haciendo uso de la teoría de la modulación por frecuencia de pulsos. Esto nos permite calcular de forma analítica las ecuaciones que modelan el ruido de cuantificación en función de los parámetros de oscilación. Se propone también un modelo lineal para el análisis de convertidores analógico-digitales basados en osciladores controlados por tensión. Este modelo permite determinar las diferentes fuentes de error que se producen durante el proceso de digitalización de los datos de entrada y las limitaciones que suponen. Un modelo genérico de convertidor de cualquier orden se propone con la ayuda de este modelo. Sin embargo, solo los casos de primer orden y una aproximación al caso de segundo orden se pueden implementar en la práctica. La teoría de la modulación por frecuencia de pulsos también permite nuevas perspectivas para la propuesta y el análisis tanto de arquitecturas de una sola etapa como de arquitecturas de varias etapas construidas con osciladores controlados por tensión. Se proponen y se describen arquitecturas en lazo abierto como son las basadas en osciladores controlador por tensión con moduladores digitales en la etapa de entrada, moduladores por frecuencia de pulsos que se utilizan como convertidores analógico-digitales eficientes o arquitecturas en cascada en las que se optimizan la distribución de los ceros en la función de transferencia del ruido. También se realiza una aproximación a la propuesta y el análisis de arquitecturas en lazo cerrado. Al mismo tiempo, se aborda una de las problemáticas más importantes de los osciladores controlados por tensión (especialmente en aquellos implementados mediante osciladores en anillo): la relación tensión-freculineal que presentan este tipo de circuitos. En el documento, se describen dos técnicas cuyo objetivo es mitigar esta limitación. La primera técnica de corrección se basa en el uso de un modulador por ancho de pulsos antes del oscilador controlado por tensión. De esta forma, solo existen dos estados de oscilación en el oscilador, se trabaja de forma lineal y no se genera distorsión en los datos de salida. La técnica se propone de forma teórica haciendo uso de la teoría desarrollada previamente. Para llevar a cabo la validación de la propuesta teórica se fabricó un prototipo experimental en un proceso CMOS de 40-nm. El chip mostró problemas de ruido que limitaban la resolución, sin embargo, nos permitió velicar que la resolución ideal que se podrá haber obtenido estaba muy cercana a la resolución esperada. Se obtuvo una potencial relación señal-(ruido-distorsión) igual a 56 dB en 20 MHz de ancho de banda, un consumo de 2.15 mW y un área igual a 0.03 mm2. En comparación con sistemas equivalentes, la arquitectura propuesta es más simple al mismo tiempo que se mantiene el consumo así como la linealidad. A continuación, se propone la implementación de un convertidor analógico digital mediante un modulador por frecuencia de pulsos. La arquitectura propuesta es intrínsecamente lineal y hace uso de una línea de retraso digital con el fin de mejorar la resolución del convertidor. Como parte del trabajo experimental, se fabricó otro chip en tecnología CMOS de 40 nm con dicha arquitectura, de la que se obtuvieron resultados notables. Estos resultados permitieron verificar que la arquitectura propuesta, en efecto, podrá emplearse como convertidor analógico-digital eficiente. La arquitectura consigue una relación real señal-(ruido-distorsión) igual a 53 dB en 20 MHz de ancho de banda, un consumo de 3.5 mW y un área igual a 0.08 mm2. Se obtiene una gran linealidad y, en comparación con arquitecturas equivalentes, el consumo es menor mientras que el área ocupada se mantiene similar. En general, las aportaciones propuestas en este documento se pueden aplicar a cualquier tipo de aplicación, independientemente de los requisitos de resolución, ancho de banda, consumo u área. Sin embargo, en el caso de los prototipos fabricados, las especificaciones se relacionan con el ámbito de las comunicaciones (VDSL, VDSL2, o incluso G.fast), en donde se requiere una resolución media (9-10 bits), alto ancho de banda (20 MHz), manteniendo bajo consumo y baja área ocupada. Programa Oficial de Doctorado en Ingeniería Eléctrica, Electrónica y Automática Presidente: Michael Peter Kennedy.- Secretario: Antonio Jesús López Martín.- Vocal: Jörg Hauptmann

Este proyecto servirá como Trabajo de Fin de Grado y se ha realizado dentro del departamento de Tecnología Electrónica de la Universidad Carlos III de Madrid para el Grado en Ingeniería Electrónica Industrial y Automática. Con este proyecto se pretende estudiar y aplicar físicamente un sistema que permita el control de velocidad de un micromotror podológico gracias a una modulación PWM. Para este control se requerirá la selección de un microcontrolador adecuado. El micromotor podológico será proporcionado por la universidad para la realización de pruebas e implementación del sistema. El control se realizará sobre un motor de corriente continua, lo que requerirá la realización de un estudio de las tecnologías actuales para el control de motores de corriente continua. Actualmente, existe una gran variedad de microcontroladores con mayor o menor dificultad de programación, lo que proporciona una gran versatilidad a la hora de seleccionar el microcontrolador y de diseñar el sistema de control para este proyecto. A parte de la realización de un estudio detallado de las tecnologías a utilizar en este proyecto, se pretende realizar un diseño para su posterior implementación física del mismo, de forma que al final del proyecto el sistema esté perfectamente en operación. Diseño de un controlador de velocidad para micromotor podológico con modulación PWM

Este proyecto aborda el diseño, construcción y pruebas de un cargador de batería inalámbrico siguiendo el estándar Qi presente en los teléfonos móviles Ingeniería Electrónica Industrial y Automática

En este trabajo de fin de grado se aborda la construcción de un receptor de radio. El receptor se basa en un oscilador LC operado discontinuamente con una señal de disparo. El oscilador arranca usando como condición inicial la señal recibida por la antena (principio superregenerativo). Se ha utilizado un programa para la simulación del comportamiento del circuito electrónico (LTspice) y otro programa para el diseño de la placa de circuito impreso (OrCAD). Posteriormente se ha montado sobre el circuito impreso y medido en el laboratorio con resultados satisfactorios. Ingeniería Electrónica Industrial y Automática

El objeto de este proyecto es el diseño del sistema electrónico necesario para gestionar y optimizar la energía recolectada en paneles fotovoltáicos con una tensión en abierto de 60V además de su posterior conversión de tensión DC a tensión AC. De la siguiente imagen, forman parte de este proyecto los elementos de electrónica de control y gestión y el bloque DC/AC. Además de realizar el diseño del sistema, hardware y software, se realizará un prototipo sobre el que se harán las pruebas necesarias para la validación del sistema. También se incluirá la planificación del proyecto como los datos económicos necesarios. Ingeniería Industrial

El principal objetivo de este Proyecto se centra en el análisis, diseño e implementación de un modulador de frecuencia por pulsos. En el desarrollo de este Proyecto se persigue corregir la no linealización que existe en los osciladores en anillo controlado por tensión. Para ello, se ha realizado el estudio de dos arquitecturas posibles como solución, un oscilador en anillo realimentado y un modulador de frecuencia por pulsos. Sin embargo, tras las comprobaciones hardware de ambos prototipos se llega a la conclusión de que el modulador de frecuencia por pulsos ofrece mejores resultados. The main goal of this Project is the analysis, design and implementation of a pulse frequency modulation. The development of this Project tries to obtain correctly the not linearization of a voltage controlled ring oscillator. In order to achieve this, two architectures studies are issued as a possible solution. An analog digital convert with a ring oscillator and a pulse frequency modulation. The obtained results in the hardware testing for both prototypes, show that the pulse frequency modulation is the best choice. Ingeniería Electrónica Industrial y Automática

Este proyecto aborda la realización de un convertidor DC/DC destinado a la carga de unas baterías con un panel solar. Su característica distintiva es que puede conectársele un panel de cualquier tensión nominal, incluso superior al del módulo de las baterías, manteniéndose el punto de carga óptimo. Para ello está dotado de un convertidor por conmutación que utiliza un transistor MOS de alta potencia y un circuito con microprocesador que mide la corriente y tensión de las baterías para optimizar su carga. Además el circuito detecta las condiciones de descarga y sobrecarga de las baterías, disparando una señal de alarma e interrumpiendo el proceso de carga. El circuito se ha diseñado, simulado e implementado prácticamente, documentándose en esta memoria todos los pasos del diseño, construcción, codificación de software y medidas en un prototipo. Así mismo se incluye una introducción al sector de la energía solar fotovoltaica, una planificación del desarrollo del proyecto y un presupuesto de su elaboración. Ingeniería Industrial

El objetivo de este trabajo de fin de grado es el diseño un telemando doméstico de infrarrojos controlado remotamente con un dispositivo móvil que reconozca los códigos con protocolo de comunicación NEC. Para controlar y programar el hardware usaremos una placa Arduino Uno. El objeto de estudio en este trabajo tutorado será el control remoto de un aire acondicionado (ON/OFF). El punto de partida de este proyecto es en el cual se tiene que encender o apagar el aire acondicionado con el mando a distancia. El objetivo que tiene este proyecto final de grado es el control de la función ON/OFF del aparato de aire acondicionado de forma remota a través de una llamada de teléfono desde cualquier lugar. Para la realización del proyecto, se ha dividido en tres grandes bloques. El primer bloque consiste en el circuito electrónico que tiene la función de hacer de emisor/receptor de IR. Para ello hemos utilizado un LED emisor de IR y otro que permite recibir y decodificar los códigos. El segundo bloque corresponde a la placa de Arduino, esta placa contiene un microprocesador que nos va a permitir programar y controlar todo nuestro sistema. El tercer bloque consiste en un circuito detector de tonos mediante el cual podremos recibir una llamada telefónica, detectar cuando el usuario que llama pulsa una tecla en su dispositivo y enviar una señal electrónica para que la placa de Arduino dé la orden al bloque uno de enviar el código ON/OFF al aparato de aire acondicionado. Ingeniería Electrónica Industrial y Automática

Este trabajo de fin de grado acomete el desarrollo de un proyecto de medición acústica de la respuesta de micrófonos MEMS. El sistema consta de un programa de ordenador capaz de generar y adquirir datos con el fin de realizar las mediciones oportunas. Esas señales se convierten en señales analógicas mediante una tarjeta de sonido externa. Se realiza una ecualización previa con un filtro analógico y una amplificación con un amplificador de potencia que ataca un altavoz. Este altavoz genera un sonido dentro de una cámara anecoica que es registrado por el micrófono a medir. La señal vuelve a la tarjeta de sonido y es recogida por el ordenador. El programa aplica una corrección a todo el sistema de modo que su respuesta en frecuencia es plana. Ingeniería Electrónica Industrial y Automática

El presente proyecto muestra el desarrollo, la simulación y la implantación de un amplificador de audio de altas prestaciones, empleando para ello transistores discretos y amplificadores operacionales sobre una PCB diseñada previamente con un programa software. La aplicación de este amplificador será como amplificador de potencia para auriculares de alta impedancia. El circuito empleará una técnica de realimentación directa sobre los auriculares conectados a 4 hilos. El amplificador incorporará un circuito de protección para el arranque y una fuente de alimentación independiente. Para la comprobar la validez del prototipo, se compararán los resultados obtenidos en las simulaciones ofrecidas por el programa software, con las medidas obtenidas en el banco de pruebas del montaje final. ____________________________________________________________________________________________________________________ The current Project shows the development, simulation and implementation about a High Spec audio amplifier, using for that aim discrete amplifiers and operational amplifiers on a PCB previously designed with the help of a software program. The usage of this amplifier will be as a headphones audio amplifier with high impedance. The circuit will act on the four wires of the headphones with a direct feedback. The amplifier will include a protection circuit and an independent power supply source. To test the validity of the prototype, it will be compared the obtained in the simulation given by the software to the measurements obtained in the test bench of the final assembly. Ingeniería Industrial

Convencionalmente, los micrófonos dan una salida analógica debida a la variación de presión que produce el sonido, y esta señal se digitaliza por medio de conversores analógico digitales tradicionales. En este proyecto se aborda el diseño de un sistema que obtenga como salida un código digitalizado a partir del sonido recibido por la cápsula microfónica. La principal ventaja de utilizar este sistema es que el circuito analógico que acondiciona la señal se simpli ca considerablemente. Los resultados de este proyecto tienen proyección industrial, ya que sirve como prueba de concepto de un futuro circuito integrado. Ingeniería Electrónica Industrial y Automática

El proyecto implementará un circuito electrónico cuya entrada y salida sean dos señales PWM, implementando una función de filtrado paso bajo sobre la señal codificada a la entrada mediante componentes analógicos y digitales así como mediante software por computador. El circuito se planteará y simulará teóricamente y después se implementará un circuito de demostración con componentes discretos. Ingeniería Industrial

Continuous-Time Sigma-Delta modulators are often employed as analog-to-digital converters. These modulators are an attractive approach to implement high-speed converters in VLSI systems because they have low sensitivity to circuit imperfections compared to other solutions. This work is a contribution to the analysis, modelling and design of high-speed Continuous-Time Sigma-Delta modulators. The resolution and the stability of these modulators are limited by two main factors, excess-loop delay and sampling uncertainty. Both factors, among others, have been carefully analysed and modelled. A new design methodology is also proposed. It can be used to get an optimum high-speed Continuous-Time Sigma-Delta modulator in terms of dynamic range, stability and sensitivity to sampling uncertainty. Based on the proposed design methodology, a software tool that covers the main steps has been developed. The methodology has been proved by using the tool in designing a 30 Megabits-per-second Continuous-Time Sigma-Delta modulator with 11-bits of dynamic range. The modulator has been integrated in a 0.13-µm CMOS technology and it has a measured peak SNR of 62.5dB.

The research carried out in this thesis is focused in the development of a new class of data converters for digital radio. There are two main architectures for communication receivers which perform a digital demodulation. One of them is based on analog demodulation to the base band and digitization of the I/Q components. Another option is to digitize the band pass signal at the output of the IF stage using a bandpass Sigma-Delta modulator. Bandpass Sigma- Delta modulators can be implemented with discrete-time circuits, using switched capacitors or continuous-time circuits. The main innovation introduced in this work is the use of passive transmission lines in the loop filter of a bandpass continuous-time Sigma-Delta modulator instead of the conventional solution with gm-C or LC resonators. As long as transmission lines are used as replacement of a LC resonator in RF technology, it seems compelling that transmission lines could improve bandpass continuous-time Sigma-Delta modulators. The analysis of a Sigma- Delta modulator using distributed resonators has led to a completely new family of Sigma- Delta modulators which possess properties inherited both from continuous-time and discretetime Sigma-Delta modulators. In this thesis we present the basic theory and the practical design trade-offs of this new family of Sigma-Delta modulators. Three demonstration chips have been implemented to validate the theoretical developments. The first two are a proof of concept of the application of transmission lines to build lowpass and bandpass modulators. The third chip summarizes all the contributions of the thesis. It consists of a transmission line Sigma-Delta modulator which combines subsampling techniques, a mismatch insensitive circuitry and a quadrature architecture to implement the IF to digital stage of a receiver.

En este proyecto se va a diseñar un cargador de baterías que se alimenta a partir de un panel solar fotovoltaico, cargando una batería de acumulación de 12 voltios. En concreto, el cargador de baterías busca el punto de carga óptimo del panel solar para cargar la batería de 12 voltios con la máxima corriente que pueda dar el panel solar en cualquier instante. En la actualidad, cada vez es más común ver viviendas alimentadas con energía solar mediante la utilización de paneles solares fotovoltaicos, sobre todo en las zonas rurales. Mediante la utilización de la energía solar, a través de paneles fotovoltaicos, se consigue utilizar un tipo de energía eléctrica renovable obtenida a través de los rayos del sol, gracias al efecto eléctrico fotovoltaico de un determinado dispositivo. Con la utilización de este tipo de energía eléctrica se consigue hacer llegar la energía eléctrica en entornos aislados, donde no se requieren altas potencias eléctricas o que el acceso de la red electica habitual sea difícil, haciendo de esto una alternativa económica viable. Además de poder alimentar a una vivienda, existe la posibilidad de que la energía eléctrica generada por el panel solar y que no es aprovechada por la vivienda, se puede inyectar a la red eléctrica mediante el empleo de un centro de transformación que eleve dicha energía eléctrica de baja tensión a media tensión, es decir, de 230 voltios a 20kV. Ingeniería Técnica en Electrónica

En este proyecto se aborda el diseño, construcción y pruebas de un módem a través de la red eléctrica con aplicaciones de telecontrol de una instalación solar doméstica. El objetivo es comunicar este panel solar con una centralita que se encuentra situada en la propia vivienda. El módem está constituido por una placa transmisora y otra placa receptora, conectadas ambas a la red eléctrica del domicilio. El transmisor se comunica con el receptor mediante una corriente de 100 KHz modulada en ASK. Es capaz de transmitir hasta 1200 baudios por segundo. Las pruebas realizadas en el laboratorio demuestran el correcto funcionamiento del sistema. Ingeniería Técnica en Electrónica

En el presente proyecto vamos a diseñar y construir un sistema de telemetría que nos permita visualizar en un teléfono móvil determinados parámetros de interés de una instalación solar fotovoltaica compuesta por un panel solar y una batería. Los parámetros que estamos interesados en medir son la tensión del panel y la corriente de carga de la batería. Para llevar a cabo nuestro propósito vamos a desarrollar una placa de medidas y un programa aplicación para el teléfono móvil. La placa de medidas, compuesta por un circuito electrónico de interfaz analógica y un microcontrolador para el que desarrollaremos un programa empotrado en lenguaje C, nos permitirá la obtención de los parámetros mencionados en el párrafo anterior y su posterior transmisión al teléfono móvil, donde los visualizaremos en el programa aplicación, desarrollado en lenguaje Python y compatible con teléfonos móviles con sistema operativo Symbian. El enlace entre la placa de medidas y el programa aplicación lo vamos a realizar de forma inalámbrica a través de la tecnología Bluetooth. Ingeniería Técnica en Sistemas de Telecomunicación

El presente proyecto aborda el diseño y construcción de un demostrador de un nuevo circuito de conversión A/D basado en el conversor de doble rampa. El objetivo de este proyecto es la demostración del funcionamiento de este conversor. Para ello se ha realizado el diseño del esquema y el PCB de un circuito electrónico que se capaz de realizar la conversión. El sistema incluye también un circuito digital denominado placa controladora, la cual se encargará del control del circuito conversor y de su interface con el puerto USB de un ordenador. En el proyecto se ha diseñado y construido el circuito del conversor con componentes discretos, así como un programa de control en lenguaje C incluido en el microprocesador de la placa controladora. Ingeniería Técnica en Electrónica

Este proyecto aborda la construcción y diseño de un filtro de paso bajo que opera sobre señales moduladas en anchura de impulsos (PWM). Utiliza componentes analógicos y un microprocesador que efectúa el control del sistema. Su función es servir de atenuador de los armónicos en amplificadores de clase D que podrían usarse en sistemas de audio, sin necesidad de un filtro paso bajo analógico de orden elevado. Ingeniería Técnica en Electrónica

El presente proyecto trata de diseñar y construir una “vivienda hibrida inteligente”. Uno de los grandes problemas de las fuentes de energías renovables es su escasa potencia, ya que hoy en día, un panel fotovoltaico de unas dimensiones razonables para una vivienda, no podría abastecerla en su totalidad. Debido a que una vivienda según los momentos del día, no siempre se tiene un gran consumo energético, ya que a unas horas sólo se tendrá alumbrado y pequeños aparatos electrónicos como por ejemplo un despertador y a otras horas se tendrá una demanda de corriente mucho más elevada ya sea por lavadoras, lavavajillas, plancha, etc. Mediante esta reflexión, se trata de crear un sistema que alimente sin interrupciones a la vivienda mediante la red eléctrica o una fuente de energía alternativa como por ejemplo paneles fotovoltaicos, conmutando de una fuente a otra dependiendo de la energía demandada, sin tener cortes en el consumo y conmutando de una a otra en el paso por cero de la tensión para alargar la vida del dispositivo. Ingeniería Técnica en Electrónica

En el presente proyecto se desarrolla un sistema que controla una instalación de energías renovables de una vivienda. En concreto se trata de energía solar, aunque también sería apto para energía eólica. Para poder suministrar la totalidad de la electricidad a una vivienda con energía solar, son necesarios un número elevado de paneles solares. Así se crea una necesidad de poder paliar la diferencia de energía mediante la red eléctrica. Para esa necesidad se desarrolla este proyecto. Su función es mantener un suministro continuo de corriente eléctrica a la vivienda, ya sea mediante energía solar o mediante la red eléctrica. Mediante unos paneles solares y un sistema de baterías, se proporcionará alimentación para bajos consumos como alumbrado, etc. Cuando sea necesaria mucha potencia se usará la corriente de la red eléctrica. Para llevar a cabo este proyecto es necesario diseñar un circuito electrónico que sea capaz de combinar el suministro de corriente eléctrica de la vivienda entre los paneles solares y las baterías con la red eléctrica. El circuito electrónico contiene un microcontrolador, que recibe información del estado del sistema como el estado de carga de las baterías y el consumo de la vivienda. El circuito electrónico también incluye un regulador de carga, para evitar que las baterías se sobrecarguen. Como complemento, este sistema permite conectar un PC a la instalación para saber el balance de energías. Se puede saber si la vivienda recibe corriente de la red o de las baterías, si las baterías se están cargando o descargando, el nivel de carga de la batería, etc. Ingeniería Técnica en Electrónica

En este proyecto se aborda el control electrónico de un lavabo portátil sin instalación. El lavabo tiene dos depósitos, uno con agua limpia y otro con el agua proveniente del desagüe. El agua fluye gracias a la acción de una bomba electrica. El circuito de control se encarga de activar la bomba cuando el usuario toca el grifo y de monitorizar los niveles en los depósitos para evitar desbordamientos. El circuito ha sido construido y probado utilizando sensores de tipocapacitivo autoconstruidos y un microprocesador. En la actualidad, cada vez son más los elementos comunes de una vivienda que están automatizados, desde persianas y luces, hasta el control ambiental. En esta tendencia, no se quedan atrás los elementos que encontramos en el baño, desde los WC hasta un simple toallero, todo está automatizado. En el caso de los lavabos, la tendencia son lavabos eficientes, es decir, que ahorren agua, aunque también se están extendiendo los lavabos que incluyen dispensador de jabón automático, y secado. En cuanto al proyecto a realizar, la automatización del lavabo consta del control de los niveles de agua, de la puesta en marcha y paro del lavabo, y la implementación de diferentes alarmas. Ingeniería Técnica en Electrónica

El propósito del proyecto es crear un sistema de representación de datos de telemetría autónomo y portátil. En este sistema es necesario acondicionar las señales, representarlas al usuario o almacenarlas. En nuestro proyecto se ha utilizado como display una PDA con Windows Mobile 6, el sistema de instrumentación esta formada por una etapa de acondicionamiento, el microprocesador y la electrónica adicional para mandar datos por el puerto serie. Para la realización de la comunicación entre el sistema de instrumentación y la PDA hemos utilizado el protocolo Bluetooth, por lo que tuvimos que adquirir un convertidor RS232-Bluetooth. Nuestro sistema tiene un gran rango de aplicación ya que podemos monitorizar diferentes sensores analógicos de forma totalmente inalámbrica, lo que tiene muchas aplicaciones en sectores como la electromedicina, competiciones relacionadas con el mundo del motor… Ingeniería Técnica en Electrónica

The research carried out in this thesis is focused in the development of a new class of data converters for digital radio. There are two main architectures for communication receivers which perform a digital demodulation. One of them is based on analog demodulation to the base band and digitization of the I/Q components. Another option is to digitize the band pass signal at the output of the IF stage using a bandpass Sigma-Delta modulator. Bandpass Sigma- Delta modulators can be implemented with discrete-time circuits, using switched capacitors or continuous-time circuits. The main innovation introduced in this work is the use of passive transmission lines in the loop filter of a bandpass continuous-time Sigma-Delta modulator instead of the conventional solution with gm-C or LC resonators. As long as transmission lines are used as replacement of a LC resonator in RF technology, it seems compelling that transmission lines could improve bandpass continuous-time Sigma-Delta modulators. The analysis of a Sigma- Delta modulator using distributed resonators has led to a completely new family of Sigma- Delta modulators which possess properties inherited both from continuous-time and discretetime Sigma-Delta modulators. In this thesis we present the basic theory and the practical design trade-offs of this new family of Sigma-Delta modulators. Three demonstration chips have been implemented to validate the theoretical developments. The first two are a proof of concept of the application of transmission lines to build lowpass and bandpass modulators. The third chip summarizes all the contributions of the thesis. It consists of a transmission line Sigma-Delta modulator which combines subsampling techniques, a mismatch insensitive circuitry and a quadrature architecture to implement the IF to digital stage of a receiver.

El presente proyecto muestra el diseño de un convertidor A/D (Analógico/Digital), basado en un modulador PWM cuya señal es capturada y decodificada por una FPGA. El convertidor A/D será implementando en un circuito de prueba analógico mediante componentes discretos (resistencias, condensadores, etc.) y amplificadores operacionales. La captura de la señal digital y su posterior decodificación, se realizará, empleando un dispositivo FPGA (del inglés Field Programmable Gate Array), (en castellano dispositivo de lógica configurable). Para comprobar el funcionamiento del circuito y su resultado final se analizará los datos digitales resultantes de la modulación mediante un analizador lógico, y gracias a un ordenador personal se mostrará la deriva de lo teórico a lo práctico. Ingeniería Técnica en Electrónica

Los moduladores Sigma-Delta de tiempo continuo constituyen una técnica de conversión de señal analógica a señal digital que resulta ser una alternativa interesante para aplicaciones de alta velocidad. Comparado con otras alternativas, son especialmente insensibles a las imperfecciones del circuito y a las tolerancias de los componentes, pero tradicionalmente se han diseñado para aplicaciones de baja-media velocidad. Esta tesis aporta contribuciones al análisis y modelado de moduladores Sigma-Delta en tiempo continuo y de alta velocidad. Se han analizado y modelado, entre otros, los dos efectos que limitan su resolución y estabilidad, a saber, el retardo de bucle en exceso y la sensibilidad del sistema a la incertidumbre del instante de muestreo. Los resultados del análisis así como los modelos obtenidos se han usado para proponer una metodología de diseño, novel y estructurada, que es válida para moduladores Sigma-delta en tiempo continuo de alta velocidad o baja relación de sobremuestreo. Para facilitar la evaluación de esta metodología se ha desarrollado una herramienta software que implementa las fases centrales de diseño. Finalmente, se ha validado la metodología de diseño propuesta mediante el desarrollo de un circuito integrado CMOS de 0.13 micras que implementa un modulador Sigma-Delta en tiempo continuo de 30 Megabits por segundo y 11 bits de rango dinámico., ________________________________________________ Abstract Continuous-Time Sigma-Delta modulators are often employed as analog-to-digital converters. These modulators are an attractive approach to implement high-speed converters in VLSI systems because they have low sensitivity to circuit imperfections compared to other solutions. This work is a contribution to the analysis, modelling and design of high-speed Continuous-Time Sigma-Delta modulators. The resolution and the stability of these modulators are limited by two main factors, excess-loop delay and sampling uncertainty. Both factors, among others, have been carefully analysed and modelled. A new design methodology is also proposed. It can be used to get an optimum high-speed Continuous-Time Sigma-Delta modulator in terms of dynamic range, stability and sensitivity to sampling uncertainty. Based on the proposed design methodology, a software tool that covers the main steps has been developed. The methodology has been proved by using the tool in designing a 30 Megabits-per-second Continuous-Time Sigma-Delta modulator with 11-bits of dynamic range. The modulator has been integrated in a 0.13-µm CMOS technology and it has a measured peak SNR of 62.5dB.