Search

La present memòria recull el treball de fi de grau del Grau Universitari d’Enginyeria en Tecnologies Industrials cursat a l’Escola Tècnica Superior d’Enginyeria Industrial de Barcelona. En aquest es pretén endinsar-se en el extens món del programari de simulacions elèctriques i desenvolupar una eina com a alternativa als simuladors actuals. En primera instància es vol mostrar la problemàtica existent en la manca de versatilitat d’aquests programaris, ja que malgrat el seu gran abast, la versatilitat per a poder dur a terme simulacions parametritzades i obtenir una gran diversitat de resultats de forma ràpida i eficient no és el gran fort de bona part d’ells. Per a aquest motiu es vol crear un software amb MATLAB que automatitzi aquestes simulacions i permeti dotar a l’usuari d’una gran llibertat alhora de simular diverses variants d’un circuit, d’obtenir diversos resultats al variar certs paràmetres de la simulació i de fer comparatives dels resultats. Aquesta eina ha de ser el més genèrica possible i que l’entorn de manipulació sigui el més senzill possible per augmentar el ventall d’usuaris destí. Per a poder fer totes aquestes simulacions es poden usar diversos programaris però per aquest treball s’ha optat per usar el Cadence PSPICE. Els resultats obtinguts han validat la possibilitat d’obtenir una eina que permeti flexibilitzar les simulacions paramètriques, ja que s’ha creat un entorn EXCEL-MATLAB que internament usa el programa PSPICE per simular però que treu la obligació de manipular manualment el PSPICE a l’usuari i permet generar moltes simulacions paramètriques amb escassos esforços de l’usuari. L’eina generada, però, requereix que l’usuari tingui un cert coneixement de l’entorn PSPICE i MATLAB.

In this presentation file, the results of a deeper study on the UGR-VCMTCF RRAM model and the modifications done to adjust better to real device's characteristics are given., TiN/Ti/HfO2/W RRAMs operate based on resistive switching phenomena, enabling reversible switching between high and low resistance states with electrical stimuli. UGR-VCMTCF model developed at Granada university, which is based on the Stanford-PKU model, extends it including more parasitic effects. In this paper, we farther extended this model to adjust the switching behavior to a real RRAM device from IMB CNM. Our improvements are fitting the nominal characteristics of the device, as well as the variability of the gap at the transitions (SET and RESET) and at the LRS and HRS limits. The presented comparison between the empirical and the simulation outcomes demonstrate better matching results., Preprint

Neuromorphic computing offers a promising solution to overcome the von Neumann bottleneck, where the separation between the memory and the processor poses increasing limitations of latency and power consumption. For this purpose, a device with analog switching for weight update is necessary to implement neuromorphic applications. In the diversity of emerging devices postulated as synaptic elements in neural networks, RRAM emerges as a standout candidate for its ability to tune its resistance. The learning accuracy of a neural network is directly related to the linearity and symmetry of the weight update behavior of the synaptic element. However, it is challenging to obtain such a linear and symmetrical behavior with RRAM devices. Thus, extensive research is currently devoted at different levels, from material to device engineering, to improve the linearity and symmetry of the conductance update of RRAM devices. In this work, the experimental results based on different programming pulse conditions of RRAM devices are presented, considering both voltage and current pulses. Their suitability for application as analog RRAM-based synaptic devices for neuromorphic computing is analyzed by computing an asymmetric nonlinearity factor., This work was supported in part by Spanish MCIN/AEI /10.13039/501100011033/FEDER, under Projects PID2022-141391OB-C22 and PID2022-139586NB-C42., Postprint (published version)

In this internal report, the RRAM model's response to six input signals were studied and compared to the experimental results. Although the output results did not match exactly in terms of absolute value of the conductance, the trends correlated very well., Static model adjustment and parameter-set varying are accomplished to tune a PKUStanford-Based model to experimental results obtained in [1]. After displaying the impact of some of the model’s parameters on the simulation outcomes, some constraints in the model adjustment have been declared, the steps are explained and an updated algorithm is introduced. Then, various scenarios for following the pulse train stimulations done in [1] were tried and the results are given. Besides the experimental results, some more simulations are done to give a detailed perspective of the model. Wherever the simulation results are distinct from the ones in empirical, some interpretations are given., Preprint

This work presents a RRAM-bias current starved ring oscillator (CSRO) as TRNG, where the cycle-to-cycle variability of a RRAM device is exploited as source of randomness. A simple voltage divider composed of this RRAM and a resistor is considered to bias the gate terminal of the extra transistor of every current starved (CS) inverter of the RO. In this way, the delay of the inverters is modified, deriving an unpredictable oscillation frequency every time the RRAM switches to the HRS. The oscillation frequency is finally leveraged to extract the sequence of random bits. The design is simple and add low area overhead. Experimental measurements are performed to analyze the cycle-to-cycle variability in the HRS. The very same measurements are subsequently used to validate the TRNG by means of electrical simulations. The obtained results passed all the NIST tests without the need for post-processing., This work was supported by the Spanish MCIN/AEI/10.13039/501100011033 under Project PID2019-103869RB-C33. The work of M. B. González was supported by the Ramón y Cajal under Grant RYC2020-030150-I., Peer Reviewed, Postprint (published version)

Neuromorphic computing offers a promising solution to overcome the von Neumann bottleneck, where the separation between the memory and the processor poses increasing limitations of latency and power consumption. For this purpose, a device with analog switching for weight update is necessary to implement neuromorphic applications. In the diversity of emerging devices postulated as synaptic elements in neural networks, RRAM emerges as a standout candidate for its ability to tune its resistance. The learning accuracy of a neural network is directly related to the linearity and symmetry of the weight update behavior of the synaptic element. However, it is challenging to obtain such a linear and symmetrical behavior with RRAM devices. Thus, extensive research is currently devoted at different levels, from material to device engineering, to improve the linearity and symmetry of the conductance update of RRAM devices. In this work, the experimental results based on different programming pulse conditions of RRAM devices are presented, considering both voltage and current pulses. Their suitability for application as analog RRAM-based synaptic devices for neuromorphic computing is analyzed by computing an asymmetric nonlinearity factor.

Hardware-based security primitives like True Random Number Generators (TRNG) have become a crucial part in protecting data over communication channels. With the growth of internet and cloud storage, TRNGs are required in numerous cryptographic operations. On the other hand, the inherently dense structure and low power characteristics of emerging nanoelectronic technologies such as resistive-switching memories (RRAM) make them suitable elements in designing hardware security modules integrated in CMOS ICs. In this paper, a memristor based TRNG is presented by leveraging the high stochasticity of RRAM resistance value in OFF (High Resistive) state. In the proposal, one or two devices can be used depending on whether the objective is focused on saving area or obtaining a higher random bit frequency generation. The generated bits, based on a combination of experimental measurements and SPICE simulations, passed all 15 National Institute of Standards and Technology (NIST) tests and achieved a throughput of tens of MHz., Postprint (published version)

© 2022 IEEE. Personal use of this material is permitted. Permission from IEEE must be obtained for all other uses, in any current or future media, including reprinting/republishing this material for advertising or promotional purposes,creating new collective works, for resale or redistribution to servers or lists, or reuse of any copyrighted component of this work in other works., The use of Resistive Random Access Memory (RRAM) devices is becoming pervasive in many applications. In particular, security based primitives can exploit their variability and non-volatility for generating cells for Non-Volatile Secure Memory (NVSM) and Physically Unclonable Function (PUF). Stanford-PKU Resistive Random Access Memory (RRAM) model is a successful model that has been used for simulating different types of RRAM-based systems. However, some circuit-related problems appear when more than one device are coupled together. In this paper, a parameter fitting is performed for a real TiN/Ti/HfO 2 /W RRAMs and the statistical characteristics of the variability in the experimental data are analyzed and included in order to obtain a more reliable model for simulations., This work was supported in part by the Spanish Ministry of Science, Innovation and Universities under Grant PID2019-103869RB-C33/ AEI /10.13039/501100011033, and through FEDER funds under Grant TEC2017- 84321-C4-1-R., Peer Reviewed, Objectius de Desenvolupament Sostenible::9 - Indústria, Innovació i Infraestructura, Postprint (published version)

Aquest projecte constitueix una continuació de Sheetpost, una aplicació que fa una proposta innovadora per facilitar l’emmagatzematge i consulta dels rebuts digitalitzats, idealment marcant la direcció cap a un futur on els rebuts i factures no hagin de ser impresos, sinó que es puguin rebre directament al telèfon. Es parteix d’una primera versió de l’aplicació que té molt de marge per créixer i, sobretot, no contempla el sistema d’adquisició de dades, és a dir, la transferència del rebut des d’un terminal de pagament fins rebre’l a l’aplicació. En aquest nou projecte, es seguirà treballant en la millora de l’aplicació i en la creació d’aquest sistema d’adquisició de dades, donant com a resultat el Minimum Viable Product de Sheetpost: un sistema ja complet que pugui ser totalment funcional, Este proyecto constituye una continuación de Sheetpost, una aplicación que hace una propuesta innovadora para facilitar el almacenamiento y consulta de recibos digitalizados, idealmente marcando la dirección hacia un futuro donde los recibos y facturas no tengan que ser imprimidos, sino que se puedan recibir directamente al teléfono. Se parte de una primera versión de la aplicación que tiene mucho margen para crecer y, sobretodo, que no contempla el sistema de adquisición de datos, es decir, la transferencia del recibo desde un terminal de pago hasta recibirlo en la aplicación. En este nuevo proyecto, se seguirá trabajando en la mejora de la aplicación y en la creación de este sistema de adquisición de datos, dando como resultado el Minimum Viable Product de Sheetpost: un sistema ya completo que pueda ser totalmente funcional, This project constitutes a continuation of Sheetpost, a mobile application that makes an innovative proposal to ease the storage and look-up of digitalized bills, ideally pointing towards a future where bills do not need to be printed, but rather can be directly received to the user’s cell phone. The starting point is a first version of the app that has a wide margin for improvement, and most importantly, that does not contemplate the data acquisition system, that is, the transmission of the bill’s information from the payment terminal to the user’s phone. In this new project, we will keep working on improving the application and building the data acquisition system, thus achieving a Minimum Viable Product of Sheetpost: an already complete system that can be totally functional

Aquest Treball de Fi de Grau s’ha dut a terme a l’Escola Tècnica Superior d’Enginyeria Industrial de Barcelona (ETSEIB). Aquest projecte té com a objectiu la creació d’una plataforma basada en intel·ligència artificial per a la validació de la robustesa envers atacs de canal lateral. Es pretén desenvolupar un software des de zero capaç de realitzar prediccions i classificacions. S’ha fet una recerca dels diferents mètodes estadístics més comuns avui dia i s’ha triat la xarxa neuronal com la més adient per a l’objectiu del projecte. Aquesta s’ha programat mitjançant el llenguatge C degut a la seva gran versatilitat i la facilitat d’arribar a nivells molt baixos dins de la programació. Per tant, poder capçar el complet funcionament de la xarxa neuronal. Aquesta eina, s’ha començat a comprovar amb conjunts de dades senzills i cada vegada se n’ha augmentat la complicació per tal d’assolir un nivell de complexitat elevat que permeti a la xarxa fer prediccions sobre conjunts de dades variatss. La plataforma dona llibertat a l’usuari per ser flexible en els seus paràmetres i així optimitzar-la al màxim per tal d’adaptar-se a cadascun dels conjunts de dades. S’aconsegueix una xarxa programada des de zero que funciona correctament per els diferents conjunts de dades que es presenten tot i que es deixa la porta oberta a optimitzar les dades d’entrenament per a realitzar un atac de canal lateral. Al llarg de les pàgines que segueixen, el lector podrà conèixer el procediment seguit en la realització del treball, així com els diferents entrenaments que s’ha realitzat amb els seus resultats, Objectius de Desenvolupament Sostenible::9 - Indústria, Innovació i Infraestructura

Este Trabajo de Fin de Grado consiste en diseñar una placa de circuito impreso en la que posteriormente sea posible realizar ataques de canal lateral midiendo la corriente de consumo en sistemas encastados. Un ataque de canal lateral se basa en medir o captar alguna variable física del circuito, en este caso la corriente que pasa por cierto punto de este, medida en una pequeña resistencia, y obtener información gracias a ello. Dicha información puede permitir averiguar la clave con la que cierto mensaje ha sido cifrado. En el primer capítulo hay un listado con los diferentes acrónimos utilizados en el proyecto. En el segundo se habla sobre el origen de este y la motivación para realizarlo. El tercero establece cuales son los objetivos que se pretenden llevar a cabo en la realización del proyecto y se comenta el abasto que este tendrá. En el cuarto se habla del estado del arte. Se indaga en lo que sería la criptología, en que subcategorías se divide y donde clasificar el ataque que se pretende llevar a cabo. En los capítulos cinco y seis es donde encontramos el núcleo del proyecto. En el cinco se muestra cómo se ha realizado el diseño de la placa de circuito impreso. Se realiza una explicación del software utilizado para el diseño, KiCad. Se exponen que partes de este programa se van a utilizar, Schematic Editor, PCB Editor y Gerber Viewer y se procede con un seguimiento del proceso de diseño al completo. También se comenta los diferentes dispositivos que serán implementados en la PCB y sus diferentes propiedades. En el apartado seis se muestra la implementación física de la placa y sus componentes. Se enseña como paso a paso la PCB va siendo montada. Una vez el montaje ha acabado se expone la programación del microcontrolador PIC18F4520. Esta ha sido realizada a través de un programa llamado MPLAB que permite programar los microchips PIC. Será mostrado como en un inicio es programado tan solo el microcontrolador y este es implementado después en la placa y a continu

El present treball consisteix en el disseny i implementació d’un sensor intel·ligent capaç de mesurar la temperatura, la humitat relativa i la concentració de diòxid de carboni. La funció del dispositiu és fer un seguiment de la qualitat de l’aire en recintes tancats i donar informació immediata sobre aquesta in situ o de manera remota a través d’internet, per tal que es pugui actuar per millorar-la. D’aquesta manera es pot minimitzar el risc de transmissió del Sars-Cov-2 i també aconseguir una millora en la qualitat de vida dels usuaris. En la fase de disseny s’han seleccionat els diferents components del dispositiu, els quals han estat: una placa Arduino Uno; el sensor de diòxid de carboni MQ-135 amb un circuit condicionador pel senyal i un per l’alimentació; el sensor de temperatura i humitat DHT11; una Ethernet shield amb ranura per una targeta SD, per a l’accés remot i emmagatzemar l’històric de dades; el mòdul de rellotge DS1302 per les funcions de rellotge; i un circuit indicador de la qualitat de l’aire format per leds. Posteriorment al disseny i muntatge, s’ha programat el codi del microcontrolador i una web per accedir remotament a les lectures del dispositiu i a l’històric de captures. També s’ha realitzat el calibratge del sensor de diòxid de carboni, mitjançant la simulació de diferents condicions ambientals a dins d’una cambra climàtica. El dispositiu resultant s’ha utilitzat per fer el seguiment del nivell de ventilació del laboratori docent d’electrònica III de l’ETSEIB, on s’ha capturat al voltant de tres-centes mil lectures. Les dades han revelat que el sensor de diòxid de carboni és perfectament sensible a les variacions d’aquest gas, però que el calibratge realitzat no és idoni. De l’anàlisi es dedueix també que una revisió del sistema de calefacció del laboratori és necessària. Es pot concloure que, a escala general, el dispositiu i totes les seves prestacions funcionen correctament. No obstant això, en una versió futura, serà necessari sotmetre, Objectius de Desenvolupament Sostenible::11 - Ciutats i Comunitats Sostenibles::11.b - Per a 2020, augmentar substancialment el nombre de ciutats i assentaments humans que adopten i posen en marxa polítiques i plans integrats per promoure la inclusió, l’ús eficient dels recursos, la mitigació del canvi climàtic i l’adaptació a aquest, així com la resiliència davant dels desastres, i desenvolupar i posar en pràctica una gestió integral dels riscos de desastre a tots els nivells, d’acord amb el Marc de Sendai per a la reducció del risc de desastres 2015.2030

Recull d'apunts de l'assignatura Electrònica del Grau en Enginyeria en Tecnologies Industrials de l'ETSEIB., 2022/2023, 1r quadrimestre

The transmission of information in a secure manner has been since ancient times a challenge hard to tackle, starting from the immemorial Cesar cipher used by the Romans to the more modern techniques developed in the 20th century. With the coming age of the computer and the internet more advanced and sophisticated algorithms had to be made to resolve the fun- damental problems of secure communication. This project aims to explain some of the main fundamental points of cryptography, what is its history and the current types in existence. In particular, one type of cryptographic algorithms will be further analyzed: Elliptic Curve Cryp- tography (ECC), then implemented these same algorithms in the C programming language and aimed for remote systems. This project will develop the overall concepts concerning cryptography and how to code a working correct implementation with the objective to have a better understanding of the inner- workings of currents elliptic curve cryptographic systems and what are the fundamentals con- cepts one requires to know to implement them. The first part will consist of an introduction to the history and terminology. Followed by an overview of the current existing cryptosystems and algorithms, next a deeper description of a specific cryptography by the name of Elliptic-Curve Cryptography (ECC) will be made and developed. The second part will consist on the task of implementing the ECC algorithm in an embedded microchip device. This part will describe all the steps necessary to archive a correct implemen- tation. Finally, the implementation will be put to test by benchmarking it against popular ECC cryp- tosystem suites, validating the results and correctness.

The transmission of information in a secure manner has been since ancient times a challenge hard to tackle, starting from the immemorial Cesar cipher used by the Romans to the more modern techniques developed in the 20th century. With the coming age of the computer and the internet more advanced and sophisticated algorithms had to be made to resolve the fundamental problems of secure communication. This project aims to explain some of the main fundamental points of cryptography, what is its history and the current types in existence. In particular, one type of cryptographic algorithms will be further analyzed: Elliptic Curve Cryptography (ECC), then implemented these same algorithms in the C programming language and aimed for remote systems. This project will develop the overall concepts concerning cryptography and how to code a working correct implementation with the objective to have a better understanding of the innerworkings of currents elliptic curve cryptographic systems and what are the fundamentals concepts one requires to know to implement them. The first part will consist of an introduction to the history and terminology. Followed by an overview of the current existing cryptosystems and algorithms, next a deeper description of a specific cryptography by the name of Elliptic-Curve Cryptography (ECC) will be made and developed. The second part will consist on the task of implementing the ECC algorithm in an embedded microchip device. This part will describe all the steps necessary to archive a correct implementation. Finally, the implementation will be put to test by benchmarking it against popular ECC cryptosystem suites, validating the results and correctness

Contrary to popular assumption, Static RAM (SRAM), the main memory in most modern microcontrollers, temporarily retains its contents after power is lost. Instead of an immediate erase, SRAM data progressively degrades over a period (from milliseconds to several minutes at low temperatures) when power is cut o . This e ect, known as data remanence, is exploited by cold boot attacks, which are hardware-level threads that target encryption keys and other sensitive data stored in SRAM. On power-up, SRAM cells spontaneously set to unpredictable 0 or 1-states. These initial SRAM values describe a unique binary pattern that reveals a physical ngerprint of the device. Physical Unclonable Functions (PUFs) take advantage of this inherent process to obtain cryptographic keys or identi ers directly out of the chips, o ering a cost-e ective solution and a more secure alternative to conventional key-storage based on non-volatile memories. Moreover, SRAM power-up states may also be used as a source of randomness for True Random Number Generators (TRNGs). This Master's Thesis addresses these two security-related topics regarding SRAM modules in embedded systems. First, this project aims to investigate the vulnerability against cold-boot attacks of modern low-power devices, which is directly related to their low-temperature SRAM data remanence characteristics. Second, to assess the feasibility of implementing a PUF and a TRNG from SRAM power-up states. Both analyses consider the impact of temperature variations and are particularized for SRAM modules embedded in PIC18F4520 microcontrollers. Two sets of experiments are performed to generate the data required by both studies. The experimental setup and methodology are entirely designed and implemented within this project. The control of the execution of the experiments and the post-processing of the data are performed using MATLAB. Then, a set of metrics for characterizing SRAM data remanence are de ned, and a general methodology for

© 2021 IEEE. Personal use of this material is permitted. Permission from IEEE must be obtained for all other uses, in any current or future media, including reprinting/republishing this material for advertising or promotional purposes,creating new collective works, for resale or redistribution to servers or lists, or reuse of any copyrighted component of this work in other works., Model-based simulation is one of the effective methods of scientific research. The inherent variability of resistive switching mechanisms has been an obstacle for the massive commercial implementation of the resistive random access memory (RRAM) devices. In this work, we simulated the resistive switching behavior based on an existing RRAM Verilog-A model, in which the simulated switching parameters demonstrated a satisfactory fit with the experimental data by introducing variability into the model. Moreover, a potential application of the troublesome variability was explored in the serial configuration of two RRAM devices, a cell which had been demonstrated to generate unpredictable bits with potential applications in hardware security. Realistic simulation of RRAM based circuits is key for the future development of RRAM based applications., Peer Reviewed, Postprint (published version)

Many block cipher algorithms like AES are known to be weak against differential power analysis attacks (DPA) if the executing unit presents certain levels of information leakage, which is a common problem in microprocessors. Internal nonlinear functions tend to generate such information leakage which can be exploited through side-channels attacks by power line monitoring or any other means. Different countermeasures are known to be effective but at the expenses of more processing effort and therefore higher cost in terms of time and power, though not completely armored against higher order attacks. Rolling code generators (RCG) have been used for many years to avoid the man-in-the-middle attacks in wireless communications. In this paper, the effectiveness of RCG as a low cost countermeasure against AES-DPA is investigated. It has been demonstrated that it is effective to that purpose and a discussion is provided regarding the possibilities that RCG can offer protection to other types of differential side-channel attacks., Peer Reviewed, Postprint (published version)

Aquest Treball de Fi de Grau s’ha dut a terme a l’Escola Tècnica Superior d’Enginyeria Industrial de Barcelona (ETSEIB). Aquest projecte té com a objectiu la creació d’una plataforma basada en intel·ligència artificial per a la validació de la robustesa envers atacs de canal lateral. Es pretén desenvolupar un software des de zero capaç de realitzar prediccions i classificacions. S’ha fet una recerca dels diferents mètodes estadístics més comuns avui dia i s’ha triat la xarxa neuronal com la més adient per a l’objectiu del projecte. Aquesta s’ha programat mitjançant el llenguatge C degut a la seva gran versatilitat i la facilitat d’arribar a nivells molt baixos dins de la programació. Per tant, poder capçar el complet funcionament de la xarxa neuronal. Aquesta ei- na, s’ha començat a comprovar amb conjunts de dades senzills i cada vegada se n’ha augmentat la complicació per tal d’assolir un nivell de complexitat elevat que permeti a la xarxa fer predic- cions sobre conjunts de dades variatss. La plataforma dona llibertat a l’usuari per ser flexible en els seus paràmetres i així optimitzar-la al màxim per tal d’adaptar-se a cadascun dels conjunts de dades. S’aconsegueix una xarxa programada des de zero que funciona correctament per els diferents conjunts de dades que es presenten tot i que es deixa la porta oberta a optimitzar les dades d’entrenament per a realitzar un atac de canal lateral Al llarg de les pàgines que segueixen, el lector podrà conèixer el procediment seguit en la rea- lització del treball, així com els diferents entrenaments que s’ha realitzat amb els seus resultats. A més a més, a nivell personal, es vol plasmar la idea que una vegada es coneix un llenguatge de programació n’és prou semblant aprendre’n i saber utilitzar a un nivell prou complex un de desconegut.

In this letter, the serial configuration of two RRAMs is used as a basic cell to generate an unpredictable bit. The basis of the operation considers starting from the Low Resistive State (LRS) in both devices (initialization step), then, one of them is switched to the High Resistive State (HRS) (bit generation step) without knowing, in advance, which one is the switching device (unmasking step). In this proposal, the larger resistance variability of HRS compared to LRS is considered to improve the masking performance of the cell (masking step). The presented experimental results are a proof-of-concept of the applicability of the proposal., Peer Reviewed, Postprint (published version)

El present treball té com a objectiu estudiar els models de dispositius RRAM proposats per la Universitat de Granada, implementats en el llenguatge VerilogA, que s'ajusten als dispositius fabricats en el centre de recerca IMB-CNM. La universitat de Granada proposa dos models, UGR-VCMCF, per a filaments conductors en forma cilíndrica, i UGR-VCMTCF, per a forma de con truncat. S’analitzen aquests models RRAM i se simulen, mitjançant el software Cadence, el comportament d’una RRAM individual i de la configuració de dues RRAM en sèrie per avaluar la seva capacitat de reproduir el comportament observat en els dispositius físics. Experimentalment, mitjançant el RESET de dos dispositius físics RRAM acoblats en sèrie es genera la commutació imprevisible i aleatòria d'un dels dispositius. Aquest canvi persisteix per a operacions posteriors, és a dir, sempre és el mateix dispositiu el que commuta en aplicar-li un RESET al conjunt. Si s’aplica un SET quan ha commutat una de les dues RRAM, aquesta torna a commutar, de manera que el conjunt torna a l’estat inicial. Aquest efecte permet fer l'emmascarament d'un bit d'informació emmagatzemat prèviament. A més, aporta aleatorietat al ser un fenomen imprevisible quina de les dues RRAM commuta, ja que depèn totalment de la parella de RRAMs, i es pot recuperar el valor després d’apagat, és una memòria no volàtil. Aquest comportament té molt interès en el camp de la seguretat de la informació en sistemes hardware. Finalment, es proposen millores en el model per tal d'apropar al màxim el comportament simulat a l'observat en els dispositius físics.

Connections are critical elements in power systems, exhibiting higher failure probability. Power connectors are considered secondary simple devices in power systems despite their key role, since a failure in one such element can lead to major issues. Thus, it is of vital interest to develop predictive maintenance approaches to minimize these issues. This paper proposes an on-line method to determine the remaining useful life (RUL) of power connectors. It is based on a simple and accurate model of the degradation with time of the electrical resistance of the connector, which only has two parameters, whose values are identified from on-line acquired data (voltage drop across the connector, electric current and temperature). The accuracy of the model presented in this paper is compared with the widely applied autoregressive integrated moving average model (ARIMA), showing enhanced performance. Next, a criterion to determine the RUL is proposed, which is based on the inflection point of the expression describing the electrical resistance degradation. This strategy allows determination of when the connector must be replaced, thus easing predictive maintenance tasks. Experimental results from seven connectors show the potential and viability of the suggested method, which can be applied to many other devices., This research was partially funded by Ministerio de Ciencia, Innovación y Universidades de España, grant number RTC-2017-6297-3 and by the Generalitat de Catalunya, grant number 2017 SGR 967., Peer Reviewed, Postprint (author's final draft)

In this paper, the modulation of the conductance levels of resistive random access memory (RRAM) devices is used for the generation of random numbers by applying a train of RESET pulses. The influence of the pulse amplitude and width on the device resistance is also analyzed. For each pulse characteristic, the number of pulses required to drive the device to a particular resistance threshold is variable, and it is exploited to extract random numbers. Based on this behavior, a random number generator (RNG) circuit is proposed. To assess the performance of the circuit, the National Institute of Standards and Technology (NIST) randomness tests are applied to evaluate the randomness of the bitstreams obtained. The experimental results show that four random bits are simultaneously obtained, passing all the applied tests without the need for post-processing. The presented method provides a new strategy to generate random numbers based on RRAMs for hardware security applications., This research was supported in part by the Spanish Ministry of Science, Innovation and Universities under Grant PID2019-103869RB-C33/ AEI /10.13039/501100011033, and the FEDER program under Grant TEC2017-84321-C4-1-R., Peer Reviewed, Postprint (published version)

La present memòria recull el treball de fi de màster del Màster Universitari d’Enginyeria Industrial cursat en l’Escola Tècnica Superior d’Enginyers Industrials de Barcelona. En aquest es presenten les Resistive Random Access Memory (RRAM) com alternativa a les memòries no-volàtils actuals. Per tal que les RRAM puguin ser utilitzades amb aquest fi, cal que presentin els estats que s’han observat en experiments amb associacions d’aquestes cel·les. Els estats són: emmagatzemar un bit (ja sigui 0 o 1), emmascarar aquest bit i desemmascarar el bit prèviament emmagatzemat. Els objectius presentats en el present projecte és el de simular i millorar un model inicialment escrit pel Departament d’Electrònica i Tecnologia de Computadors de la Universitat de Granada. Aquest model està implementat en llenguatge Verilog-A i les simulacions es duen a terme mitjançant el programari Cadence per tal d’assolir els quatre estats característics en l’associació de dues RRAM en sèrie i en paral·lel. Els resultats obtinguts de les simulacions han estat: per l’associació en sèrie s’observen els quatre estats per un rang de valors que exciten el sistema. Per l’associació en paral·lel s’ha pogut assolir els quatre estats forçant diferències geomètriques entre les dues RRAM del circuit.

Non-volatile memory cells are exposed to adversary attacks since any active countermeasure is useless when the device is powered off. In this context, this work proposes the association of two serial RRAM devices as a basic cell to store sensitive data, which could solve this bothersome problem. This cell has three states: ‘1’, ‘0’, and masked. When the system is powered off or the data is not used, the cell is set to the masked state, where the cell still stores a ‘1’ or a ‘0’ but a malicious adversary is not capable of extracting the stored value using reverse engineering techniques. Before reading, the cell needs to be unmasked and it is masked afterwards until the next reading request. The operation of the cell also provides robustness against side-channel attacks. The presented experimental results confirm the validity of the proposal., This research was supported in part by the Spanish Ministry of Science, Innovation and Universities under Grant PID2019-103869RB-C33/ AEI /10.13039/501100011033, and the FEDER program under Grant TEC2017-84321-C4-1-R., Peer Reviewed, Postprint (published version)

L’objectiu d’aquest Treball de Fi de Grau és realitzar la programació en llenguatge VHDL de la implementació de l’algorisme DES en hardware. En primer lloc es presenta i es defineix la criptologia, el criptoanàlisi i els atacs de canal lateral. A continuació es fa un resum de les aplicacions de la criptografia en la història per a mostrar la rellevància d’aquesta. Seguidament s’explica què són els llenguatges HDL i alguns dispositius i programes associats. Finalment es descriu amb detall l’algorisme DES i s’exposa el codi programat, confirmant mitjançant simulacions que aquest funciona correctament, Objectius de Desenvolupament Sostenible::9 - Indústria, Innovació i Infraestructura

La seguretat d'un sistema ve determinada per la seguretat de la seva baula més dèbil. És per aquest motiu que la implementació física esdevé un punt clau per tal de garantir-la. Aquest Treball de Fi de Grau se centrarà en la implementació hardware de l'algorisme de xifrat AES (Advanced Encryption Standard). Primerament es farà un estudi de l'algorisme AES que posarà de manifest les seves característiques principals i seguidament, fent ús del llenguatge de descripció de hardware VHDL, es descriurà, simularà i sintetitzarà el circuit digital que implementarà l'algorisme abans esmentat. Finalment, s'avaluarà la robustesa de la implementació física envers un side channel attack (SCA)

2020/2021

Insulation faults in high-voltage applications often generate partial discharges (PDs) accompanied by corona activity, optical radiation mainly in the ultraviolet (UV) and visible bands. Recent developments in low-cost, small-size, and high-resolution visible imaging sensors, which are also partially sensitive to the UV spectral region, are gaining attention due to their many industrial applications. This paper proposes a method for early PD detection by using digital imaging sensors, which allows the severity of insulation faults to be assessed. The electrical power dissipated by the PDs is correlated to the energy of the acquired visible images, and thus, the severity of insulation faults is determined from the energy of the corona effect. A criterion to quantify the severity of insulation faults based on the energy of the corona images is proposed. To this end, the point-to-plane gap configuration is analyzed in a low-pressure chamber, where digital image photographs of the PDs are taken and evaluated under different pressure conditions ranging from 10 to 100 kPa, which cover the typical pressure range of aeronautic applications. The use of digital imaging sensors also allows an early detection, location and quantification of the PD activity, and thus assessing the severity of insulation faults to perform predictive maintenance tasks, while enabling the cost and complexity of the instrumentation to be reduced. Although the approach proposed in this paper has been applied to detect PDs in aeronautic applications, it can be applied to many other high-voltage applications susceptible of PD occurrence., Peer Reviewed, Postprint (published version)

The ageing process of medium voltage power connectors can lead to important power system faults. An on-line prediction of the remaining useful life (RUL) is a convenient strategy to prevent such failures, thus easing the application of predictive maintenance plans. The electrical resistance of the connector is the most widely used health indicator for condition monitoring and RUL prediction, even though its measurement is a challenging task because of its low value, which typically falls in the range of a few micro-ohms. At the present time, the RUL of power connectors is not estimated, since their electrical parameters are not monitored because medium voltage connectors are considered cheap and secondary devices in power systems, despite they play a critical role, so their failure can lead to important power flow interruptions with the consequent safety risks and economic losses. Therefore, there is an imperious need to develop on-line RUL prediction strategies. This paper develops an on-line method to solve this issue, by predicting the RUL of medium voltage connectors based on the degradation trajectory of the electrical resistance, which is characterized by analyzing the electrical resistance time series data by means of the autoregressive integrated moving average (ARIMA) method. The approach proposed in this paper allows applying predictive maintenance plans, since the RUL enables determining when the power connector must be replaced by a new one. Experimental results obtained from several connectors illustrate the feasibility and accuracy of the proposed approach for an on-line RUL prediction of power connectors., This research was partially funded by the Ministerio de Ciencia, Innovación y Universidades de España, grant number RTC‐2017‐6297‐3, and by the Generalitat de Catalunya, grant number 2017 SGR 967, Peer Reviewed, Postprint (published version)

Electrical power connectors are critical points of electrical networks. Failure in high-voltage connectors may result in major power outages, safety risks and important economic consequences. Therefore, there is an imperious need to tackle such issue by developing suitable on-line condition monitoring strategies to minimize the aforementioned problems and to ease the application of predictive maintenance tasks. This work develops an on-line condition monitoring method to predict early failures in power connectors from data acquired on-line (electric current and voltage drop across the connector, and temperature) to determine the instantaneous value of the connector resistance, since it is used as a signature or indicator of its health condition. The proposed approach combines a parametric degradation model of the resistance of the connector, whose parameters are identified by means of the Markov chain Monte Carlo stochastic method, which also provides the confidence intervals of the electrical resistance. This fast approach allows an on-line diagnosis of the health condition of the connector, anticipating its failure and thus, easing the application of predictive maintenance plans. Laboratory results emulating the ageing conditions of the connectors prove the suitability and feasibility of the proposed approach, which could be applied to other power products and apparatus., Postprint (author's final draft)

La inevitable variabilitat introduïda pel procés de fabricació d’un circuit i l’obligació de garantir el compliment d’unes certes especificacions de disseny abans de llençar-lo al mercat, fa dels tests una part imprescindible en el procés de fabricació de circuits integrats, especialment els analògics. El test clàssic té uns requeriments i costos considerables i, en conseqüència, durant els darrers anys s’han proposat tècniques alternatives que busquen reduir el temps i costos associats. Òbviament, cal garantir la validesa d’aquests mètodes alternatius. És d’aquesta problemàtica d’on sorgeix la idea d’aquest treball, que consisteix a desenvolupar una plataforma de verificació de test alternatiu. Aquesta plataforma consta d’un sistema analògic (DUT i potenciòmetres) i d’un sistema digital (microcontrolador) que conjuntament permeten emular la variabilitat inherent del procés de fabricació del circuit. D’aquesta manera, amb un únic muntatge físic es pot disposar dels circuits necessaris per comprovar la validesa d’un cert mètode de test alternatiu. El circuit analògic proporcionat per la plataforma és un filtre Biquad Tow-Thomas, del qual se’n dedueixen les equacions de disseny i es realitza una anàlisi de sensibilitat. També es calcula el valor nominal dels seus components per acomplir unes certes especificacions. Finalment, els únics components del circuit que són substituïts per components variables són les resistències, que són reemplaçades pels potenciòmetres digitals AD5206 d’Analog Devices combinats amb altres resistències de valor constant. L’usuari de la plataforma pot configurar les 6 resistències variables amb valors dins d’un cert rang mitjançant Matlab. Els valors corresponents que han d’adquirir els potenciòmetres es calculen automàticament i es transmeten al microcontrolador per protocol de transmissió sèrie mitjançant el perifèric USART, que es troba integrada a l’Arduino Nano. Aquest s’encarrega de configurar el potenciòmetre amb el valor desitjat. Fi

This paper provides a comprehensive and critical review and evaluation of the technological state-of-the-art of high-temperature low-sag (HTLS) conductors by analyzing research articles, theses, reports, white papers and international standards. The growth of power demand requires new solutions to develop power transmission systems, while facing the issues related to power systems congestion. A possibility to solve the load growth issue is to increase the capacity of existing transmission systems by reconductoring the lines with new conductors, which are able to operate at higher temperatures, while limiting the sag and maintaining or reducing the required clearances, thus having more current carrying capacity than the existing ones. This paper also describes the limitations of such technology and identifies the research needs to fulfill the requirements of the industry and transmission system operators., This work was supported in part by the Generalitat de Catalunya under Project 2017 SGR 967 and in part by the Spanish Ministry of Economy and Competitiveness under Project RTC-2017-6297-3., Peer Reviewed, Postprint (author's final draft)

El projecte persegueix facilitar la transmissió d’informació entre aparells en l’àmbit de la indústria, utilitzan el protocol de comunicació MODBUS, i aportant una solució oberta i modificable segons les necessitats. L'objectiu d'aquest projecte és implementar una solució oberta, econòmica i accessible, basada en una xarxa de comunicacions que funcioni a través de protocol MODBUS. Per tal de realitzar el projecte es tindrà en compte l'aplicació única i exclusiva de solucions OpenSource per garantir l'accessibilitat a qualsevol software o hardware emprat en el projecte. Després d'estudiar les alternatives en el mercat actual, es decideix realitzar la comunicació entre dispositius mitjançant Wifi, i es fa una comparació amb un cas real, a més de raonar com relacionar els dispositius ja existents i utilitzats a la indústria amb el dissenyat en el projecte. Per tal de realizar el prototipus, s’utilitza una placa anomenada NodeMCU que serà configurada mitjançant l'IDE d'Arduino i farà la funció de sensor, recopilant dades com la temperatura i la humitat. Aquest sensor anirà acompanyat d'una Raspberry Pi que s'encarregarà de registrar les dades emeses pel sensor, mitjançant protocol de comunicacions MODBUS, en un software anomenat NodeRED i es mostrarà per pantalla el conjunt de dades llegides i la possibilitat de manipular un LED i un servo motor connectat al sensor, per tal de demostrar les grans possibilitats que presenta aquest projecte. Totes aquestes dades seran visibles a través d’un PC de manera remota al lloc on s’instal·laran els dispositius mitjançant la IP de la Raspberry Pi.