Search

The open-source and community-supported gem5 simulator is one of the most popular tools for computer architecture research. This simulation infrastructure allows researchers to model modern computer hardware at the cycle level, and it has enough fidelity to boot unmodified Linux-based operating systems and run full applications for multiple architectures including x86, Arm®, and RISC-V. The gem5 simulator has been under active development over the last nine years since the original gem5 release. In this time, there have been over 7000 commits to the codebase from over 250 unique contributors which have improved the simulator by adding new features, fixing bugs, and increasing the code quality. In this paper, we give an overview of gem5's usage and features, describe the current state of the gem5 simulator, and enumerate the major changes since the initial release of gem5. We also discuss how the gem5 simulator has transitioned to a formal governance model to enable continued improvement and community support for the next 20 years of computer architecture research.

Energy is an increasingly important consideration in memory system design. Although caches can save energy in several ways, such as by decreasing execution time and reducing the number of main memory accesses, they also suffer from known inefficiencies: the last-level cache (LLC) tends to have a high miss ratio while simultaneously storing many blocks that are never referenced after being written back to LLC. These blocks contribute to dynamic energy while simultaneously causing cache pollution. Because these blocks are not referenced before they are evicted, we can write them directly to memory rather than to the LLC. To do so, we must predict which blocks will not be referenced. Previous approaches rely on additional state at the LLC and/or extra communication. We show that by predicting working set size per program counter (PC), we can decide which blocks have low probability of being referenced. Our approach makes the prediction based solely on the address stream as seen by the level-one data cache (L1D) and thus avoids storing or communicating PC values between levels of the cache hierarchy. We require no modifications to the LLC. We adapt Flajolet and Martin?s probabilistic counting to keep the state small: two additional bits per L1D block, with an additional 6KB prediction table. This approach yields a large reduction in number of LLC writebacks: 25% fewer for SPEC on average, 80% fewer for graph500, and 67% fewer for an in-memory hash table.

With the growing focus on energy efficiency, it is important to find ways to reduce energy without sacrificing performance. The L1 data cache is a significant contributor to processor energy consumption. We advocate treating data from the program?s stack differently from non-stack data to reduce energy. We characterize stack accesses to determine how they differ from general memory accesses in terms of footprint, frequency, and ratio of loads to stores. We then propose two ways to optimize for these characteristics. First, the implicit stack cache limits stack data to residing in designated ways of the data cache, reducing the energy required per stack access. We show that it can reduce data cache dynamic energy by 37% with no reduction in performance. Second, the explicit stack cache stores stack data in a separate L1 cache. In addition to reducing the energy per access, it also has additional benefits over the implicit policy in that it can be virtually tagged and have a different writeback policy. We show that this approach can lead to additional energy savings, with no performance impact. These optimizations are implemented purely in the hardware and thus require no changes to existing code.

Syftet med föreliggande studie var att skaffa fram ett underlag för att från habiliteringens sida kunna vara ett adekvat stöd till professionella, när det gäller bemötande av föräldrar, särskilt mammor, med intellektuella begränsningar. För detta syfte behövde vi kartlägga de professionellas inställning och attityder till föräldrar med intellektuella begränsningar, men också förmedla den bild som mammorna/föräldrarna har på det stöd de får. I en kvalitativ studie intervjuades åtta mammor med intellektuella begränsningar om deras syn på det stöd de får. En enkätstudie ställd till professionella gav kännedom om olika verksamheters arbetssätt och utbud av stöd till familjer där en eller båda föräldrarna har intellektuella begräsningar. I resultatdelen speglades informationen från mammorna mot enkätsvaren. Samverkansaspekter beaktades särskilt noga. Studien utgick från följande frågor: Vilka erfarenheter och vilken inställning har de professionella till föräldrar med intellektuella begränsningar? Hur kan mammornas egna synpunkter på den hjälp de får bidra till förståelse för familjernas behov? Vilket stöd finns idag, hur skulle det eventuellt behöva förstärkas och vilken roll kan habiliteringen ha? De båda undersökningarna gav samstämmiga resultat när det gäller att beskriva stödinsatsernas omfattning och mångfald. En annan aspekt som belystes från ömse håll var behovet av utökat tidsutrymme för kontakt. Denna samstämmighet kunde utgöra grund för fortsatt arbetsallians. Vi konstaterade vidare att det fanns behov av ett kunskapscenter som kunde bidra till lättillgänglig information för både professionella och familjer. Professionella uttryckte önskan om att lära mer avseende funktionshinder och dess konsekvenser särskilt i kombination med föräldraskap. Behov av utökad och rutinmässig samverkan framkom mellan de instanser som möter föräldrar med intellektuella begränsningar och deras barn. Slutligen konstaterades en naturlig roll för habiliteringen, framför allt avseende fyra aspekter. Det gällde förmedling av kunskap om funktionshinder, liksom insatser av preventiv art, nätverksbyggande och samordnarfunktion.