Search

Zámer tejto práce je vyvinúť a implementovať webovú aplikáciu demonštrujúcu kryptografiu založenú na mriežkach. Aplikácia bola vyvinutá použitím programovacieho jazyku Python a kontajnerizačnej platformy Docker. Špecifickejšie, implementované moduly používajú knižnicu Bokeh a vlastnú JavaScript funkcionalitu, ktorá rozširuje danú knižnicu Bokeh. Tieto moduly sú poskytované serverom Flask, kde taktiež prebiehajú všetky výpočty pomocou knižnice numPy. Aplikácia obsahuje tri moduly popisujúce problém najbližšieho vektora, problém učenia s chybami a Boyenov kryptografický protokol založený na predchádzajúcom probléme. Užívatelia majú možnosť vizualizovať dvojdimenzionálne mriežky a prevádzať vybrané výpočty. Zdrojový kód je jednoducho rozšíriteľný a môže slúžiť ako náučná platforma. Práca taktiež obsahuje inštalačný a používateľský manuál., The aim of this thesis is to develop and implement a web application demonstrating lattice-based cryptography. The application was developed using mainly the Python programming language and Docker container platform. More specifically, the modules utilize the Bokeh library and custom JavaScript functionality expanding the Bokeh library. The modules are hosted on a Flask server where the background calculations are being computed using numPy library. The application contains three modules describing the closest vector problem, learning with errors problem and the Boyen cryptographic protocol based on the latter problem. Users are able to visualize two dimensional lattices and perform selected computations. The codebase is easily expandable and can serve as a learning platform. The thesis also includes installation and user manual.

Programovateľné hradlové polia (FPGA) sú polovodičové zariadenia, ktoré sú založené na matici konfigurovateľných logických blokov (CLB) prepojených programovateľnými prepojeniami. FPGA sa dajú po výrobe preprogramovať na požadované aplikácie podľa funkčných požiadaviek. Táto vlastnosť odlišuje FPGA od aplikačne špecifických integrovaných obvodov (ASIC), ktoré sa vyrábajú na zákazku pre špecifické konštrukčné úlohy. Hoci sú k dispozícii jednorazovo programovateľné (OTP) FPGA, prevládajú typy založené na pamäti SRAM, ktoré možno preprogramovať podľa vývoja návrhu., Field Programmable Gate Arrays (FPGAs) are semiconductor devices that are based around a matrix of configurable logic blocks (CLBs) connected via programmable interconnects. FPGAs can be reprogrammed to desired application or functionality requirements after manufacturing. This feature distinguishes FPGAs from Application Specific Integrated Circuits (ASICs), which are custom manufactured for specific design tasks. Although one-time programmable (OTP) FPGAs are available, the dominant types are SRAM based which can be reprogrammed as the design evolves.

Bakalářská práce se zaměřuje na rozšíření existujícího VoIP komunikátoru na jednodeskovém počítači Raspberry Pi, který využívá protokolu SIP. Práce přináší mimo jiné rozšíření o jednosměrný přenos videa a podmíněné sepnutí relé. Výsledný komunikátor je schopen uskutečnit hovor s oboustrannou komunikací, spustit definovaný kód po autorizaci volaného uživatele pomocí DTMF kódů a sepnout relé. Celé zařízení je uloženo v krabičce, vytisknuté na 3D tiskárně. IT bezpečnost navrženého řešení byla analyzována a kód i 3D model šasi jsou dostupné na GitHubu., This bachelor thesis focuses on the extension of an existing VoIP communicator on a single board computer Raspberry Pi, which uses the SIP protocol. The thesis introduces, among other things, an extension for one-way video transmission and conditional relay switching. The resulting communicator is able to make a call with two-way communication, execute a defined code using DTMF codes after authorization of the called user and switch a relay. The entire device is housed in a box printed on a 3D printer. The IT security of the proposed solution has been analyzed and the code and 3D model of the chassis are available on GitHub.

Zámer tejto práce je vyvinúť a implementovať webovú aplikáciu demonštrujúcu kryptografiu založenú na mriežkach. Aplikácia bola vyvinutá použitím programovacieho jazyku Python a kontajnerizačnej platformy Docker. Špecifickejšie, implementované moduly používajú knižnicu Bokeh a vlastnú JavaScript funkcionalitu, ktorá rozširuje danú knižnicu Bokeh. Tieto moduly sú poskytované serverom Flask, kde taktiež prebiehajú všetky výpočty pomocou knižnice numPy. Aplikácia obsahuje tri moduly popisujúce problém najbližšieho vektora, problém učenia s chybami a Boyenov kryptografický protokol založený na predchádzajúcom probléme. Užívatelia majú možnosť vizualizovať dvojdimenzionálne mriežky a prevádzať vybrané výpočty. Zdrojový kód je jednoducho rozšíriteľný a môže slúžiť ako náučná platforma. Práca taktiež obsahuje inštalačný a používateľský manuál., The aim of this thesis is to develop and implement a web application demonstrating lattice-based cryptography. The application was developed using mainly the Python programming language and Docker container platform. More specifically, the modules utilize the Bokeh library and custom JavaScript functionality expanding the Bokeh library. The modules are hosted on a Flask server where the background calculations are being computed using numPy library. The application contains three modules describing the closest vector problem, learning with errors problem and the Boyen cryptographic protocol based on the latter problem. Users are able to visualize two dimensional lattices and perform selected computations. The codebase is easily expandable and can serve as a learning platform. The thesis also includes installation and user manual.

Tato bakalářská práce se zabývá implementací únikové hry ve formě webové aplikace. Tématem jednotlivých místností je kryptografie v mnoha podobách. Konkrétně se uživatel aplikace zabývá modulární aritmetikou, systémem pro šifrování dat včetně jeho menších částí, jako je u Advanced Encryption Standard, nebo také základy síťové bezpečnosti. Hlavními cíli bakalářské práce je seznámení se s tématem únikových her, webových aplikací a realizace webové aplikace. Úniková hra obsahuje celkem čtyři pokoje. Práce popisuje volbu technologií, na kterých aplikace bude postavena, a postup implementace jednotlivých místností včetně možností řešení úkolů. V samotném závěru pak shrnuje dosažené výsledky a cíle., The thesis deals with the implementation of the escape room game in the form of a~web application. The topic of each room is cryptography in many forms. Concretely it is modular arithmetic, a system for data encryption, including its particular algorithms, as~Advanced Encryption Standard is, or network security basics. The main goals of the thesis are to get acquainted with the topic of escape games, web applications, and the realization of web applications. The escape game contains a total of~four rooms. The thesis describes the choice of technologies on which the application will be built and the implementation of individual rooms, including the possibility of~solving tasks. In the end, it summarizes the achieved results and goals.

Programovateľné hradlové polia (FPGA) sú polovodičové zariadenia, ktoré sú založené na matici konfigurovateľných logických blokov (CLB) prepojených programovateľnými prepojeniami. FPGA sa dajú po výrobe preprogramovať na požadované aplikácie podľa funkčných požiadaviek. Táto vlastnosť odlišuje FPGA od aplikačne špecifických integrovaných obvodov (ASIC), ktoré sa vyrábajú na zákazku pre špecifické konštrukčné úlohy. Hoci sú k dispozícii jednorazovo programovateľné (OTP) FPGA, prevládajú typy založené na pamäti SRAM, ktoré možno preprogramovať podľa vývoja návrhu., Field Programmable Gate Arrays (FPGAs) are semiconductor devices that are based around a matrix of configurable logic blocks (CLBs) connected via programmable interconnects. FPGAs can be reprogrammed to desired application or functionality requirements after manufacturing. This feature distinguishes FPGAs from Application Specific Integrated Circuits (ASICs), which are custom manufactured for specific design tasks. Although one-time programmable (OTP) FPGAs are available, the dominant types are SRAM based which can be reprogrammed as the design evolves.

Programovateľné hradlové polia (FPGA) sú polovodičové zariadenia, ktoré sú založené na matici konfigurovateľných logických blokov (CLB) prepojených programovateľnými prepojeniami. FPGA sa dajú po výrobe preprogramovať na požadované aplikácie podľa funkčných požiadaviek. Táto vlastnosť odlišuje FPGA od aplikačne špecifických integrovaných obvodov (ASIC), ktoré sa vyrábajú na zákazku pre špecifické konštrukčné úlohy. Hoci sú k dispozícii jednorazovo programovateľné (OTP) FPGA, prevládajú typy založené na pamäti SRAM, ktoré možno preprogramovať podľa vývoja návrhu., Field Programmable Gate Arrays (FPGAs) are semiconductor devices that are based around a matrix of configurable logic blocks (CLBs) connected via programmable interconnects. FPGAs can be reprogrammed to desired application or functionality requirements after manufacturing. This feature distinguishes FPGAs from Application Specific Integrated Circuits (ASICs), which are custom manufactured for specific design tasks. Although one-time programmable (OTP) FPGAs are available, the dominant types are SRAM based which can be reprogrammed as the design evolves.

Bakalářská práce se zabývá návrhem auto-negociační komponenty pro síťové karty řízené hradlovými poli. Funkce auto-negociace slouží pro dohodu parametrů síťového provozu mezi dvěma stranami síťového kanálu. Mezi dohodnutelné parametry patří komunikační rychlost, schopnost pozastavení provozu a schopnost provozovat Forward Error Correction (FEC). V úvodu jsou představeny vnitřní bloky architektury UltraScale+ společnosti Xilinx, kde je nejvíce pozornosti věnováno blokům GTY. Dále jsou představeny zásady klauzule 73, standardu IEEE 802.3-2018, jež popisuje mechanismus funkce auto-negociace. Návrh je proveden v jazyce VHDL pro linkovou komunikační rychlost 25~Gb/s a zahrnuje popis postupů a případných změn, které je nutno provést při implementaci zmíněné funkce na hradlových polích využívající vysokorychlostní transceivery. Následně byla funkčnost zapojení ověřena v simulacích, jejichž výsledky jsou poskytnuty rovněž v této práci. Na závěr bylo provedeno testování auto-negociační funkce obsluhované zde vytvořenou komponentou, pročež byla využita síťová karta řízená hradlovým polem Virtex 7 UltraScale+. Při testování bylo využito zavedení sond Integrated Logic Analyzer (ILA) do struktry návrhu. Dosažené výsledky testování, věnující se jak průběhu auto-negociace, tak procesům ve fyzické vrstvě, jsou zde náležitě okomentovány., This bachelor's thesis addresses the design of the auto-negotiation component for network interface cards controlled by FPGAs. Auto-negotiation function allows to advertise the available communication parameters, like the link speed, the transmission pause ability or Forward Error Correction (FEC) ability, by either side of the common link and determine the common abilities, which will be used to establish a connection. In the beginning, the internal parts of Xilinx UltraScale+ FPGA family are introduced with greater emphasis on the description of GTY transceivers. In the next chapter are introduced the mechanisms of auto-negotiation function as described in clause 73 of the IEEE 802.3-2018 standard. The design here is created for Ethernet interfaces running at speed 25~Gbps and is written in VHDL language. The next chapter describes the necessary steps which are required for the implementation on the FPGAs, where high-speed transceivers are in use. Function of the created design was then checked within a simulation and the correspondent results are also provided in this thesis. In the end, the testing of the designed auto-negotiation component took place for which the network card with Vitex 7 UltraScale+ FPGA was used. The testing process includes the use of the Integrated Logic Analyzer (ILA) which was inserted into final design. The achieved results from testing of both, the auto-negotiation process and surrounding physical layer processes, are described here with proper commentary.

Bakalářská práce se zabývá implementací hardwarového generátoru náhodných čísel na FPGA obvodu. Snaží se přiblížit základní architekturu a možnou konfiguraci FPGA. V teoretické části jsou dále popsány principy generátorů náhodných čísel a poté statistické testy, skrze které tyto generátory hodnotíme. V následující části jsou shrnuty a analyzovány dosavadní generátory určené pro platformy FPGA. Dále probíhá bližší měření volně dostupných TRNG. V konečné části je popis implementace vlastního generátoru náhodných čísel. Ověřovaní náhodnosti probíhá skrze sadu testů NIST STS., The bachelor's thesis deals with the implementation of a hardware random number generator on FPGA platform. It tries to explain the basic architecture and possible FPGA configuration. In the theoretical part, the principles of random number generators are further described and then the statistical tests through which we evaluate these generators. In the following section, the existing generators designed for FPGA platforms are summarized and analyzed. A closer measurement of freely available TRNG is also underway. In the final part, there is a description of the implementation of the own random number generator. Randomness verification takes place through the NIST statistical test suite.

Tato diplomová práce je věnována problematice verifikací funkčních bloků pro FPGA. V teoretické části práce je popsán koncept verifikace, verifikačních metodologií, které poskytují potřebné nástroje pro otestování daného návrhu, a na závěr je diskutovaná problematika Ethernetu a jeho odlišnosti oproti nízkolatenční variantě. Cílem praktické části diplomové práce je na základě získaných teoretických znalostí a vybrané verifikační metodologie sestrojit verifikační prostředí, provést důkladnou verifikaci nízkolatenční fyzické vrstvy Ethernetu a na závěr realizovat měření latence a propustnosti tohoto obvodu., This master thesis is devoted to the issue of verification of function blocks for FPGA. The teoritical part of thesis describes the concept of verification, verification methodologies that provide the necessary tools for testing the design, and finally discusses the issue of Ethernet and its differences from the low-latency variant. The aim of the practical part of the master thesis is based on the acquired theoretical knowledge and selected verification methodology to build a verification environment, perform a thorough verification of the low-latency physical layer of Ethernet and finally measure the latency and throughput of this circuit.

Bakalářská práce analyzuje možnosti aplikace kryptografických primitiv a protokolů na různá výpočetně a paměťově omezená zařízení. Následně implementuje systém bezpečného sběru dat ze senzorů. Práce ve své teoretické části rozebírá jednotlivé kryptografické algoritmy, operační systém RIOT a dostupné metody bezdrátového přenosu dat. Následně prezentuje výsledky výkonnostních testů různých kryptografických operací. Na tomto základě navrhne a realizuje systém, který zajišťuje důvěrnost, autentičnost a integritu přenášených dat., The bachelor thesis analyzes the possibilities of applying cryptographic primitives and protocols to various computationally and memory constrained devices. It then implements a secure data collection system from sensors. In its theoretical part, the work examines individual cryptographic algorithms, the RIOT operating system and available methods of wireless data transmission. It then presents the results of performance tests of various cryptographic operations. On this basis, it designs and implements a system that ensures the confidentiality, authenticity and integrity of transmitted data.

Práce se zabývá návrhem a konstrukcí hlukoměru, který vyjadřuje míru hluku pomocí hladiny akustického tlaku. Pro měření hluku je možné nastavit jeden ze dvou váhových filtrů typu A nebo C zohledňujících vlastnosti lidského sluchu, dále je možné přepínat mezi režimy Fast a Slow v závislosti na rychlosti změn měřené hladiny hluku. Zařízení dále umožňuje odesílání naměřených hodnot do počítače pomocí měřící aplikace. Zařízení je napájeno třemi tužkovými bateriemi nebo přes USB rozhraní z počítače. Hlukoměr je možné hlasově ovládat., This work deals with design and construction of a noise meter, which measures sound pressure level. The device can be set either for weighting filter A or for weighting filter C considering the characteristics of human hearing, the device also allows two modes, fast and slow, depending on the rate of changes of sound pressure level. It tis possible to send measured data to a PC through a measuring application. The noise meter can be powered either by three AA batteries or by a PC through USB interface. The noise meter can be controlled by voice commands.

Bakalářská práce analyzuje možnosti aplikace kryptografických primitiv a protokolů na různá výpočetně a paměťově omezená zařízení. Následně implementuje systém bezpečného sběru dat ze senzorů. Práce ve své teoretické části rozebírá jednotlivé kryptografické algoritmy, operační systém RIOT a dostupné metody bezdrátového přenosu dat. Následně prezentuje výsledky výkonnostních testů různých kryptografických operací. Na tomto základě navrhne a realizuje systém, který zajišťuje důvěrnost, autentičnost a integritu přenášených dat., The bachelor thesis analyzes the possibilities of applying cryptographic primitives and protocols to various computationally and memory constrained devices. It then implements a secure data collection system from sensors. In its theoretical part, the work examines individual cryptographic algorithms, the RIOT operating system and available methods of wireless data transmission. It then presents the results of performance tests of various cryptographic operations. On this basis, it designs and implements a system that ensures the confidentiality, authenticity and integrity of transmitted data.

Táto práca popisuje post-kvantový algoritmus FrodoKEM, jeho hardwarovú implementáciu v jazyku VHDL a softvérovú simuláciu implementácie, následné nasadenie implementácie na FPGA procesný systém. Práca popisuje problematiku postkvantovej kryptografie a programovacieho jazyka VHDL slúžiaceho pre popis funkčnosti hardvéru. Ďalej sa práca venuje funkčnej implementácii a simulácii všetkých častí algoritmu. Konkrétne sa jedná o časti, generovanie kľúča, zapúzdrenie a odpúzdrenie. Implementácia algoritmu a simulácia boli vykonané v softvérovom simulačnom prostredí Vivado, vytvorenom spoločnosťou Xilinx. Následne bola vykonaná syntéza a implementácia a navrhnutý Intellectual property blok, ktorého kľúčová časť zastrešujúca funkcionalitu FPGA dosky NEXYS A7 nebola k dispozícii. Posledná časť práce sa venuje navrhnutému postupu práce pre implementáciu algoritmu na FPGA dosku NEXYS A7., This work describes the post-quantum algorithm FrodoKEM, its hardware implementation in VHDL and software simulation of implementation, subsequent implementation of the implementation on the FPGA process system. The work describes the issue of postquantum cryptography and VHDL programming language used to describe the functionality of hardware. Furthermore, the work deals with the functional implementation and simulation of all parts of the algorithm. Specifically, these are parts, key generation, encapsulation, and decapsulation. Algorithm implementation and simulations were performed in the Vivado software simulation environment, created by Xilinx. Subsequently, the synthesis and implementation was performed and the Intellectual property block was designed, the key part of which covered the functionality of the NEXYS A7 FPGA board was not available. The last part of the work deals with the workflow algorithm for implementation on FPGA board NEXYS A7.

Táto práca popisuje post-kvantový algoritmus FrodoKEM, jeho hardwarovú implementáciu v jazyku VHDL a softvérovú simuláciu implementácie, následné nasadenie implementácie na FPGA procesný systém. Práca popisuje problematiku postkvantovej kryptografie a programovacieho jazyka VHDL slúžiaceho pre popis funkčnosti hardvéru. Ďalej sa práca venuje funkčnej implementácii a simulácii všetkých častí algoritmu. Konkrétne sa jedná o časti, generovanie kľúča, zapúzdrenie a odpúzdrenie. Implementácia algoritmu a simulácia boli vykonané v softvérovom simulačnom prostredí Vivado, vytvorenom spoločnosťou Xilinx. Následne bola vykonaná syntéza a implementácia a navrhnutý Intellectual property blok, ktorého kľúčová časť zastrešujúca funkcionalitu FPGA dosky NEXYS A7 nebola k dispozícii. Posledná časť práce sa venuje navrhnutému postupu práce pre implementáciu algoritmu na FPGA dosku NEXYS A7., This work describes the post-quantum algorithm FrodoKEM, its hardware implementation in VHDL and software simulation of implementation, subsequent implementation of the implementation on the FPGA process system. The work describes the issue of postquantum cryptography and VHDL programming language used to describe the functionality of hardware. Furthermore, the work deals with the functional implementation and simulation of all parts of the algorithm. Specifically, these are parts, key generation, encapsulation, and decapsulation. Algorithm implementation and simulations were performed in the Vivado software simulation environment, created by Xilinx. Subsequently, the synthesis and implementation was performed and the Intellectual property block was designed, the key part of which covered the functionality of the NEXYS A7 FPGA board was not available. The last part of the work deals with the workflow algorithm for implementation on FPGA board NEXYS A7.

Tento projekt popisuje různé principy měření výkonu elektromagnetických vln ve volném prostoru a na vedení. Pro každou metodu jsou uvedeny používané senzory a jejich reálné parametry. Je zde proveden rozbor ochran vysokofrekvenčních vstupů měřících přístrojů. Je zde vybrána nejvhodnější metoda a ochrany vstupu pro realizaci. Je zde proveden rozbor návrhu sekundární ochrany vysokofrekvenčního vstupu. Ochrana vstupu je realizována a změřena. Je vybrána vhodná metoda měření a senzor pro měření výkonu. Je zde navrhnuto blokové a obvodové schéma měřiče výkonu. Podle navrhnuté koncepce je realizován měřicí přístroj pro měření výkonu. Během realizace jsou měřeny jeho dílčí vlastnosti. V závěrečné části je změřena jeho přesnost a provedeno zhodnocení výsledků., This master’s thesis describes various principles of measurement of electromagnetic waves in a free space and on a line. Used sensors and their real parameters are given for every method. The analysis of protections of high-frequency inputs of measuring instruments is done here and the most suitable method and protections of input for realization are chosen. The analysis of design of secondary protection of high-frequency input is done in this project. The protection of input is realized and measured. The suitable method of measurement is chosen as well as the sensor for measurement of power. The block diagram and circuit diagram of the meter of power are designed. According to designed conception the measuring instrument for measurement of power is realized and its single qualities are measured during the realization. In the final part its precision is measured and the evaluation of results is done.

Tato práce se zabývá návrhem optické linky pro přenos vysokofrekvenčního signálu pro systém detekce a lokalizace částečného výboje MOSAD-PD-UHF vyvíjeného Ústavem teoretické a experimentální elektrotechniky, kde bude sloužit jako náhrada pro koaxiální kabel, jenž není vhodný pro silně zarušené prostředí. V úvodní části práce je obecně popsán systém MOSAD-PD-UHF a porovnáno několik komerčně dostupných optických linek. Dále se práce zabývá popisem jednotlivých komponent optického řetězce a návrhem kompletní přenosové linky pro zadaný optický přijímač a vysílač. Závěrečná část práce se poté věnuje konstrukci optické linky a měření dosažených parametrů., This thesis analyzes the problem of design analog fiber optic link for transmission high frequency signals. Analog fiber optic link will be used in system for detection and localization a partial discharge activity MOSAD-PD-UHF, where will replace existing solution with coaxial cables, which is not appropriate for highly noise environment. MOSAD-PD-UHF system is developed in department of theoretical and experimental electrical engineering. At the first, MOSAD-PD-UHF system and individual parts of optical chain are theoretical described. In following part are compared a few commercially available analog fiber optic link and design of chosen transmit and receive module are described. . The thesis final part deals with construction of optical link and measured parameters are discussed.

Bakalářská práce se zaměřuje na rozšíření existujícího VoIP komunikátoru na jednodeskovém počítači Raspberry Pi, který využívá protokolu SIP. Práce přináší mimo jiné rozšíření o jednosměrný přenos videa a podmíněné sepnutí relé. Výsledný komunikátor je schopen uskutečnit hovor s oboustrannou komunikací, spustit definovaný kód po autorizaci volaného uživatele pomocí DTMF kódů a sepnout relé. Celé zařízení je uloženo v krabičce, vytisknuté na 3D tiskárně. IT bezpečnost navrženého řešení byla analyzována a kód i 3D model šasi jsou dostupné na GitHubu., This bachelor thesis focuses on the extension of an existing VoIP communicator on a single board computer Raspberry Pi, which uses the SIP protocol. The thesis introduces, among other things, an extension for one-way video transmission and conditional relay switching. The resulting communicator is able to make a call with two-way communication, execute a defined code using DTMF codes after authorization of the called user and switch a relay. The entire device is housed in a box printed on a 3D printer. The IT security of the proposed solution has been analyzed and the code and 3D model of the chassis are available on GitHub.

Tato diplomová práce je zaměřena na vytvoření demonstrátoru, který je schopný přenášet data jak mezi operačním systémem a síťovou kartou s FPGA čipem UltraScale+, tak i mezi dvěma síťovými kartami. V teoretické části práce pojednává o programovatelných hradlových polích, vývojem na FPGA, využívanými programovacími jazyky a vývojovém prostředí Vivado Design Suite. Demonstrátor se skládá ze dvou aplikací, vyvíjených v jazyce C, pro komunikaci mezi operačním systémem a síťovou kartou a dvou komponent, vyvíjených v jazyce VHDL, pro komunikaci skrze síťové rozhraní na FPGA síťové kartě. Demonstrátor umožňuje vložení kryptografického algoritmu, který by pracoval s přenášenými daty. Pro vývoj na síťové kartě s FPGA čipem byl využit Network Development Kit od týmu Liberouter ze sdružení CESNET., The master thesis is focused on developing a demonstrator which is able to transmit data not only between operating system and network FPGA card with a UltraScale+ chip but also between two network FPGA cards. The theoretical part of the master thesis describes FPGA, developing on FPGA, programming languges that are used and develoment enviroment Vivado Design Suite. The demonstrator consists of two applications developed in C language which are used for communication between operating system and the network FPGA card and two components developed in VHDL langague which are used for communication throught a network module on the network FPGA card. The demonstrator allows inserting cryptographic algorithm which would work with transmitted data. For developing on the network FPGA card was used a Network Development Kit provided by a Liberouter team from CESNET association.

Zámer tejto práce je vyvinúť a implementovať webovú aplikáciu demonštrujúcu kryptografiu založenú na mriežkach. Aplikácia bola vyvinutá použitím programovacieho jazyku Python a kontajnerizačnej platformy Docker. Špecifickejšie, implementované moduly používajú knižnicu Bokeh a vlastnú JavaScript funkcionalitu, ktorá rozširuje danú knižnicu Bokeh. Tieto moduly sú poskytované serverom Flask, kde taktiež prebiehajú všetky výpočty pomocou knižnice numPy. Aplikácia obsahuje tri moduly popisujúce problém najbližšieho vektora, problém učenia s chybami a Boyenov kryptografický protokol založený na predchádzajúcom probléme. Užívatelia majú možnosť vizualizovať dvojdimenzionálne mriežky a prevádzať vybrané výpočty. Zdrojový kód je jednoducho rozšíriteľný a môže slúžiť ako náučná platforma. Práca taktiež obsahuje inštalačný a používateľský manuál., The aim of this thesis is to develop and implement a web application demonstrating lattice-based cryptography. The application was developed using mainly the Python programming language and Docker container platform. More specifically, the modules utilize the Bokeh library and custom JavaScript functionality expanding the Bokeh library. The modules are hosted on a Flask server where the background calculations are being computed using numPy library. The application contains three modules describing the closest vector problem, learning with errors problem and the Boyen cryptographic protocol based on the latter problem. Users are able to visualize two dimensional lattices and perform selected computations. The codebase is easily expandable and can serve as a learning platform. The thesis also includes installation and user manual.

Tento projekt popisuje různé principy měření výkonu elektromagnetických vln ve volném prostoru a na vedení. Pro každou metodu jsou uvedeny používané senzory a jejich reálné parametry. Je zde proveden rozbor ochran vysokofrekvenčních vstupů měřících přístrojů. Je zde vybrána nejvhodnější metoda a ochrany vstupu pro realizaci. Je zde proveden rozbor návrhu sekundární ochrany vysokofrekvenčního vstupu. Ochrana vstupu je realizována a změřena. Je vybrána vhodná metoda měření a senzor pro měření výkonu. Je zde navrhnuto blokové a obvodové schéma měřiče výkonu. Podle navrhnuté koncepce je realizován měřicí přístroj pro měření výkonu. Během realizace jsou měřeny jeho dílčí vlastnosti. V závěrečné části je změřena jeho přesnost a provedeno zhodnocení výsledků., This master’s thesis describes various principles of measurement of electromagnetic waves in a free space and on a line. Used sensors and their real parameters are given for every method. The analysis of protections of high-frequency inputs of measuring instruments is done here and the most suitable method and protections of input for realization are chosen. The analysis of design of secondary protection of high-frequency input is done in this project. The protection of input is realized and measured. The suitable method of measurement is chosen as well as the sensor for measurement of power. The block diagram and circuit diagram of the meter of power are designed. According to designed conception the measuring instrument for measurement of power is realized and its single qualities are measured during the realization. In the final part its precision is measured and the evaluation of results is done.

Tato práce se zabývá návrhem optické linky pro přenos vysokofrekvenčního signálu pro systém detekce a lokalizace částečného výboje MOSAD-PD-UHF vyvíjeného Ústavem teoretické a experimentální elektrotechniky, kde bude sloužit jako náhrada pro koaxiální kabel, jenž není vhodný pro silně zarušené prostředí. V úvodní části práce je obecně popsán systém MOSAD-PD-UHF a porovnáno několik komerčně dostupných optických linek. Dále se práce zabývá popisem jednotlivých komponent optického řetězce a návrhem kompletní přenosové linky pro zadaný optický přijímač a vysílač. Závěrečná část práce se poté věnuje konstrukci optické linky a měření dosažených parametrů., This thesis analyzes the problem of design analog fiber optic link for transmission high frequency signals. Analog fiber optic link will be used in system for detection and localization a partial discharge activity MOSAD-PD-UHF, where will replace existing solution with coaxial cables, which is not appropriate for highly noise environment. MOSAD-PD-UHF system is developed in department of theoretical and experimental electrical engineering. At the first, MOSAD-PD-UHF system and individual parts of optical chain are theoretical described. In following part are compared a few commercially available analog fiber optic link and design of chosen transmit and receive module are described. . The thesis final part deals with construction of optical link and measured parameters are discussed.

Tato diplomová práce se zabývá hardwarovými implementacemi postkvantových krypto- grafických schémat na platformě FPGA. Po úvodním porovnání schémat, které jsou kandidáty na standardizaci institutem NIST, a analýze dosavadních pracích, zamě- řujících se na implementaci těchto schémat bylo vybráno a implementováno schéma Crystals-KYBER. Všechny algoritmy schématu byly implementovány v rámci jedné kom- ponenty, čímž bylo dosaženo minimalizace využití zdrojů. Výsledky této implementace byly změřeny a porovnány s existujícími implementacemi. Na závěr byla komponenta na- sazena na fyzickou FPGA kartu Virtex UltraScale+ a otestována její správnost při využití pro oboustranně autentizované ustanovení klíčů., This master thesis deals with the hardware implementations of post-quantum cryptogra- phy schemes on FPGA platforms. After the initial comparison of the candidate schemes for NIST standardization and the analysis of the previous work focusing on these schemes, Crystals-KYBER scheme was chosen and implemented. All scheme algorithms have been implemented inside a single component, minimizing resource utilization. The results of this implementation were analyzed and compared with the existing implementations. At the end of this work, the implemented scheme was deployed on Virtext UltraScale+ and tested for the use during mutually authenticated key exchange (AKE).

Tato diplomová práce se zabývá popisem piezoelektrického jevu a jeho využití pro polohování s nanometrovou přesností v laboratorním využití. V práci je popsán přímý a nepřímý piezoelektrický jev, různé druhy piezoelektrických aktuátorů a způsoby jejich ovládání se zaměřením na eliminaci jejich hystereze. Cílem je návrh ovladače pro piezoaktuátory v tříosém nanometrickém manipulátoru Thorlabs MAX341/M., This diploma thesis describes the piezoelectric phenomenon and its use for positioning with nanometric precision in laboratory use. In the thesis is description of direct and indirect piezoelectric phenomenon, various types of piezoelectric actuators and ways of their control with the aim of eliminating their hysteresis. The goal is to design a controller for piezo actuator built in the three-axis nanometric manipulator Thorlabs MAX341/M.

Tato diplomová práce je zaměřena na vytvoření demonstrátoru, který je schopný přenášet data jak mezi operačním systémem a síťovou kartou s FPGA čipem UltraScale+, tak i mezi dvěma síťovými kartami. V teoretické části práce pojednává o programovatelných hradlových polích, vývojem na FPGA, využívanými programovacími jazyky a vývojovém prostředí Vivado Design Suite. Demonstrátor se skládá ze dvou aplikací, vyvíjených v jazyce C, pro komunikaci mezi operačním systémem a síťovou kartou a dvou komponent, vyvíjených v jazyce VHDL, pro komunikaci skrze síťové rozhraní na FPGA síťové kartě. Demonstrátor umožňuje vložení kryptografického algoritmu, který by pracoval s přenášenými daty. Pro vývoj na síťové kartě s FPGA čipem byl využit Network Development Kit od týmu Liberouter ze sdružení CESNET., The master thesis is focused on developing a demonstrator which is able to transmit data not only between operating system and network FPGA card with a UltraScale+ chip but also between two network FPGA cards. The theoretical part of the master thesis describes FPGA, developing on FPGA, programming languges that are used and develoment enviroment Vivado Design Suite. The demonstrator consists of two applications developed in C language which are used for communication between operating system and the network FPGA card and two components developed in VHDL langague which are used for communication throught a network module on the network FPGA card. The demonstrator allows inserting cryptographic algorithm which would work with transmitted data. For developing on the network FPGA card was used a Network Development Kit provided by a Liberouter team from CESNET association.

Tato bakalářská práce se zabývá implementací únikové hry ve formě webové aplikace. Tématem jednotlivých místností je kryptografie v mnoha podobách. Konkrétně se uživatel aplikace zabývá modulární aritmetikou, systémem pro šifrování dat včetně jeho menších částí, jako je u Advanced Encryption Standard, nebo také základy síťové bezpečnosti. Hlavními cíli bakalářské práce je seznámení se s tématem únikových her, webových aplikací a realizace webové aplikace. Úniková hra obsahuje celkem čtyři pokoje. Práce popisuje volbu technologií, na kterých aplikace bude postavena, a postup implementace jednotlivých místností včetně možností řešení úkolů. V samotném závěru pak shrnuje dosažené výsledky a cíle., The thesis deals with the implementation of the escape room game in the form of a~web application. The topic of each room is cryptography in many forms. Concretely it is modular arithmetic, a system for data encryption, including its particular algorithms, as~Advanced Encryption Standard is, or network security basics. The main goals of the thesis are to get acquainted with the topic of escape games, web applications, and the realization of web applications. The escape game contains a total of~four rooms. The thesis describes the choice of technologies on which the application will be built and the implementation of individual rooms, including the possibility of~solving tasks. In the end, it summarizes the achieved results and goals.

Programovateľné hradlové polia (FPGA) sú polovodičové zariadenia, ktoré sú založené na matici konfigurovateľných logických blokov (CLB) prepojených programovateľnými prepojeniami. FPGA sa dajú po výrobe preprogramovať na požadované aplikácie podľa funkčných požiadaviek. Táto vlastnosť odlišuje FPGA od aplikačne špecifických integrovaných obvodov (ASIC), ktoré sa vyrábajú na zákazku pre špecifické konštrukčné úlohy. Hoci sú k dispozícii jednorazovo programovateľné (OTP) FPGA, prevládajú typy založené na pamäti SRAM, ktoré možno preprogramovať podľa vývoja návrhu., Field Programmable Gate Arrays (FPGAs) are semiconductor devices that are based around a matrix of configurable logic blocks (CLBs) connected via programmable interconnects. FPGAs can be reprogrammed to desired application or functionality requirements after manufacturing. This feature distinguishes FPGAs from Application Specific Integrated Circuits (ASICs), which are custom manufactured for specific design tasks. Although one-time programmable (OTP) FPGAs are available, the dominant types are SRAM based which can be reprogrammed as the design evolves.

Tato diplomová práce je věnována problematice verifikací funkčních bloků pro FPGA. V teoretické části práce je popsán koncept verifikace, verifikačních metodologií, které poskytují potřebné nástroje pro otestování daného návrhu, a na závěr je diskutovaná problematika Ethernetu a jeho odlišnosti oproti nízkolatenční variantě. Cílem praktické části diplomové práce je na základě získaných teoretických znalostí a vybrané verifikační metodologie sestrojit verifikační prostředí, provést důkladnou verifikaci nízkolatenční fyzické vrstvy Ethernetu a na závěr realizovat měření latence a propustnosti tohoto obvodu., This master thesis is devoted to the issue of verification of function blocks for FPGA. The teoritical part of thesis describes the concept of verification, verification methodologies that provide the necessary tools for testing the design, and finally discusses the issue of Ethernet and its differences from the low-latency variant. The aim of the practical part of the master thesis is based on the acquired theoretical knowledge and selected verification methodology to build a verification environment, perform a thorough verification of the low-latency physical layer of Ethernet and finally measure the latency and throughput of this circuit.

Programovateľné hradlové polia (FPGA) sú polovodičové zariadenia, ktoré sú založené na matici konfigurovateľných logických blokov (CLB) prepojených programovateľnými prepojeniami. FPGA sa dajú po výrobe preprogramovať na požadované aplikácie podľa funkčných požiadaviek. Táto vlastnosť odlišuje FPGA od aplikačne špecifických integrovaných obvodov (ASIC), ktoré sa vyrábajú na zákazku pre špecifické konštrukčné úlohy. Hoci sú k dispozícii jednorazovo programovateľné (OTP) FPGA, prevládajú typy založené na pamäti SRAM, ktoré možno preprogramovať podľa vývoja návrhu., Field Programmable Gate Arrays (FPGAs) are semiconductor devices that are based around a matrix of configurable logic blocks (CLBs) connected via programmable interconnects. FPGAs can be reprogrammed to desired application or functionality requirements after manufacturing. This feature distinguishes FPGAs from Application Specific Integrated Circuits (ASICs), which are custom manufactured for specific design tasks. Although one-time programmable (OTP) FPGAs are available, the dominant types are SRAM based which can be reprogrammed as the design evolves.

Tato diplomová práce se zabývá hardwarovými implementacemi postkvantových krypto- grafických schémat na platformě FPGA. Po úvodním porovnání schémat, které jsou kandidáty na standardizaci institutem NIST, a analýze dosavadních pracích, zamě- řujících se na implementaci těchto schémat bylo vybráno a implementováno schéma Crystals-KYBER. Všechny algoritmy schématu byly implementovány v rámci jedné kom- ponenty, čímž bylo dosaženo minimalizace využití zdrojů. Výsledky této implementace byly změřeny a porovnány s existujícími implementacemi. Na závěr byla komponenta na- sazena na fyzickou FPGA kartu Virtex UltraScale+ a otestována její správnost při využití pro oboustranně autentizované ustanovení klíčů., This master thesis deals with the hardware implementations of post-quantum cryptogra- phy schemes on FPGA platforms. After the initial comparison of the candidate schemes for NIST standardization and the analysis of the previous work focusing on these schemes, Crystals-KYBER scheme was chosen and implemented. All scheme algorithms have been implemented inside a single component, minimizing resource utilization. The results of this implementation were analyzed and compared with the existing implementations. At the end of this work, the implemented scheme was deployed on Virtext UltraScale+ and tested for the use during mutually authenticated key exchange (AKE).

Tato diplomová práce se zabývá popisem piezoelektrického jevu a jeho využití pro polohování s nanometrovou přesností v laboratorním využití. V práci je popsán přímý a nepřímý piezoelektrický jev, různé druhy piezoelektrických aktuátorů a způsoby jejich ovládání se zaměřením na eliminaci jejich hystereze. Cílem je návrh ovladače pro piezoaktuátory v tříosém nanometrickém manipulátoru Thorlabs MAX341/M., This diploma thesis describes the piezoelectric phenomenon and its use for positioning with nanometric precision in laboratory use. In the thesis is description of direct and indirect piezoelectric phenomenon, various types of piezoelectric actuators and ways of their control with the aim of eliminating their hysteresis. The goal is to design a controller for piezo actuator built in the three-axis nanometric manipulator Thorlabs MAX341/M.

Tato diplomová práce je zaměřena na vytvoření demonstrátoru, který je schopný přenášet data jak mezi operačním systémem a síťovou kartou s FPGA čipem UltraScale+, tak i mezi dvěma síťovými kartami. V teoretické části práce pojednává o programovatelných hradlových polích, vývojem na FPGA, využívanými programovacími jazyky a vývojovém prostředí Vivado Design Suite. Demonstrátor se skládá ze dvou aplikací, vyvíjených v jazyce C, pro komunikaci mezi operačním systémem a síťovou kartou a dvou komponent, vyvíjených v jazyce VHDL, pro komunikaci skrze síťové rozhraní na FPGA síťové kartě. Demonstrátor umožňuje vložení kryptografického algoritmu, který by pracoval s přenášenými daty. Pro vývoj na síťové kartě s FPGA čipem byl využit Network Development Kit od týmu Liberouter ze sdružení CESNET., The master thesis is focused on developing a demonstrator which is able to transmit data not only between operating system and network FPGA card with a UltraScale+ chip but also between two network FPGA cards. The theoretical part of the master thesis describes FPGA, developing on FPGA, programming languges that are used and develoment enviroment Vivado Design Suite. The demonstrator consists of two applications developed in C language which are used for communication between operating system and the network FPGA card and two components developed in VHDL langague which are used for communication throught a network module on the network FPGA card. The demonstrator allows inserting cryptographic algorithm which would work with transmitted data. For developing on the network FPGA card was used a Network Development Kit provided by a Liberouter team from CESNET association.

Tato diplomová práce se zabývá hardwarovými implementacemi postkvantových krypto- grafických schémat na platformě FPGA. Po úvodním porovnání schémat, které jsou kandidáty na standardizaci institutem NIST, a analýze dosavadních pracích, zamě- řujících se na implementaci těchto schémat bylo vybráno a implementováno schéma Crystals-KYBER. Všechny algoritmy schématu byly implementovány v rámci jedné kom- ponenty, čímž bylo dosaženo minimalizace využití zdrojů. Výsledky této implementace byly změřeny a porovnány s existujícími implementacemi. Na závěr byla komponenta na- sazena na fyzickou FPGA kartu Virtex UltraScale+ a otestována její správnost při využití pro oboustranně autentizované ustanovení klíčů., This master thesis deals with the hardware implementations of post-quantum cryptogra- phy schemes on FPGA platforms. After the initial comparison of the candidate schemes for NIST standardization and the analysis of the previous work focusing on these schemes, Crystals-KYBER scheme was chosen and implemented. All scheme algorithms have been implemented inside a single component, minimizing resource utilization. The results of this implementation were analyzed and compared with the existing implementations. At the end of this work, the implemented scheme was deployed on Virtext UltraScale+ and tested for the use during mutually authenticated key exchange (AKE).

Zámer tejto práce je vyvinúť a implementovať webovú aplikáciu demonštrujúcu kryptografiu založenú na mriežkach. Aplikácia bola vyvinutá použitím programovacieho jazyku Python a kontajnerizačnej platformy Docker. Špecifickejšie, implementované moduly používajú knižnicu Bokeh a vlastnú JavaScript funkcionalitu, ktorá rozširuje danú knižnicu Bokeh. Tieto moduly sú poskytované serverom Flask, kde taktiež prebiehajú všetky výpočty pomocou knižnice numPy. Aplikácia obsahuje tri moduly popisujúce problém najbližšieho vektora, problém učenia s chybami a Boyenov kryptografický protokol založený na predchádzajúcom probléme. Užívatelia majú možnosť vizualizovať dvojdimenzionálne mriežky a prevádzať vybrané výpočty. Zdrojový kód je jednoducho rozšíriteľný a môže slúžiť ako náučná platforma. Práca taktiež obsahuje inštalačný a používateľský manuál., The aim of this thesis is to develop and implement a web application demonstrating lattice-based cryptography. The application was developed using mainly the Python programming language and Docker container platform. More specifically, the modules utilize the Bokeh library and custom JavaScript functionality expanding the Bokeh library. The modules are hosted on a Flask server where the background calculations are being computed using numPy library. The application contains three modules describing the closest vector problem, learning with errors problem and the Boyen cryptographic protocol based on the latter problem. Users are able to visualize two dimensional lattices and perform selected computations. The codebase is easily expandable and can serve as a learning platform. The thesis also includes installation and user manual.

Zámer tejto práce je vyvinúť a implementovať webovú aplikáciu demonštrujúcu kryptografiu založenú na mriežkach. Aplikácia bola vyvinutá použitím programovacieho jazyku Python a kontajnerizačnej platformy Docker. Špecifickejšie, implementované moduly používajú knižnicu Bokeh a vlastnú JavaScript funkcionalitu, ktorá rozširuje danú knižnicu Bokeh. Tieto moduly sú poskytované serverom Flask, kde taktiež prebiehajú všetky výpočty pomocou knižnice numPy. Aplikácia obsahuje tri moduly popisujúce problém najbližšieho vektora, problém učenia s chybami a Boyenov kryptografický protokol založený na predchádzajúcom probléme. Užívatelia majú možnosť vizualizovať dvojdimenzionálne mriežky a prevádzať vybrané výpočty. Zdrojový kód je jednoducho rozšíriteľný a môže slúžiť ako náučná platforma. Práca taktiež obsahuje inštalačný a používateľský manuál., The aim of this thesis is to develop and implement a web application demonstrating lattice-based cryptography. The application was developed using mainly the Python programming language and Docker container platform. More specifically, the modules utilize the Bokeh library and custom JavaScript functionality expanding the Bokeh library. The modules are hosted on a Flask server where the background calculations are being computed using numPy library. The application contains three modules describing the closest vector problem, learning with errors problem and the Boyen cryptographic protocol based on the latter problem. Users are able to visualize two dimensional lattices and perform selected computations. The codebase is easily expandable and can serve as a learning platform. The thesis also includes installation and user manual.

Tato diplomová práce je věnována problematice verifikací funkčních bloků pro FPGA. V teoretické části práce je popsán koncept verifikace, verifikačních metodologií, které poskytují potřebné nástroje pro otestování daného návrhu, a na závěr je diskutovaná problematika Ethernetu a jeho odlišnosti oproti nízkolatenční variantě. Cílem praktické části diplomové práce je na základě získaných teoretických znalostí a vybrané verifikační metodologie sestrojit verifikační prostředí, provést důkladnou verifikaci nízkolatenční fyzické vrstvy Ethernetu a na závěr realizovat měření latence a propustnosti tohoto obvodu., This master thesis is devoted to the issue of verification of function blocks for FPGA. The teoritical part of thesis describes the concept of verification, verification methodologies that provide the necessary tools for testing the design, and finally discusses the issue of Ethernet and its differences from the low-latency variant. The aim of the practical part of the master thesis is based on the acquired theoretical knowledge and selected verification methodology to build a verification environment, perform a thorough verification of the low-latency physical layer of Ethernet and finally measure the latency and throughput of this circuit.

Táto práca popisuje post-kvantový algoritmus FrodoKEM, jeho hardwarovú implementáciu v jazyku VHDL a softvérovú simuláciu implementácie, následné nasadenie implementácie na FPGA procesný systém. Práca popisuje problematiku postkvantovej kryptografie a programovacieho jazyka VHDL slúžiaceho pre popis funkčnosti hardvéru. Ďalej sa práca venuje funkčnej implementácii a simulácii všetkých častí algoritmu. Konkrétne sa jedná o časti, generovanie kľúča, zapúzdrenie a odpúzdrenie. Implementácia algoritmu a simulácia boli vykonané v softvérovom simulačnom prostredí Vivado, vytvorenom spoločnosťou Xilinx. Následne bola vykonaná syntéza a implementácia a navrhnutý Intellectual property blok, ktorého kľúčová časť zastrešujúca funkcionalitu FPGA dosky NEXYS A7 nebola k dispozícii. Posledná časť práce sa venuje navrhnutému postupu práce pre implementáciu algoritmu na FPGA dosku NEXYS A7., This work describes the post-quantum algorithm FrodoKEM, its hardware implementation in VHDL and software simulation of implementation, subsequent implementation of the implementation on the FPGA process system. The work describes the issue of postquantum cryptography and VHDL programming language used to describe the functionality of hardware. Furthermore, the work deals with the functional implementation and simulation of all parts of the algorithm. Specifically, these are parts, key generation, encapsulation, and decapsulation. Algorithm implementation and simulations were performed in the Vivado software simulation environment, created by Xilinx. Subsequently, the synthesis and implementation was performed and the Intellectual property block was designed, the key part of which covered the functionality of the NEXYS A7 FPGA board was not available. The last part of the work deals with the workflow algorithm for implementation on FPGA board NEXYS A7.

Tato práce se zabývá návrhem optické linky pro přenos vysokofrekvenčního signálu pro systém detekce a lokalizace částečného výboje MOSAD-PD-UHF vyvíjeného Ústavem teoretické a experimentální elektrotechniky, kde bude sloužit jako náhrada pro koaxiální kabel, jenž není vhodný pro silně zarušené prostředí. V úvodní části práce je obecně popsán systém MOSAD-PD-UHF a porovnáno několik komerčně dostupných optických linek. Dále se práce zabývá popisem jednotlivých komponent optického řetězce a návrhem kompletní přenosové linky pro zadaný optický přijímač a vysílač. Závěrečná část práce se poté věnuje konstrukci optické linky a měření dosažených parametrů., This thesis analyzes the problem of design analog fiber optic link for transmission high frequency signals. Analog fiber optic link will be used in system for detection and localization a partial discharge activity MOSAD-PD-UHF, where will replace existing solution with coaxial cables, which is not appropriate for highly noise environment. MOSAD-PD-UHF system is developed in department of theoretical and experimental electrical engineering. At the first, MOSAD-PD-UHF system and individual parts of optical chain are theoretical described. In following part are compared a few commercially available analog fiber optic link and design of chosen transmit and receive module are described. . The thesis final part deals with construction of optical link and measured parameters are discussed.

Tato diplomová práce se zabývá popisem piezoelektrického jevu a jeho využití pro polohování s nanometrovou přesností v laboratorním využití. V práci je popsán přímý a nepřímý piezoelektrický jev, různé druhy piezoelektrických aktuátorů a způsoby jejich ovládání se zaměřením na eliminaci jejich hystereze. Cílem je návrh ovladače pro piezoaktuátory v tříosém nanometrickém manipulátoru Thorlabs MAX341/M., This diploma thesis describes the piezoelectric phenomenon and its use for positioning with nanometric precision in laboratory use. In the thesis is description of direct and indirect piezoelectric phenomenon, various types of piezoelectric actuators and ways of their control with the aim of eliminating their hysteresis. The goal is to design a controller for piezo actuator built in the three-axis nanometric manipulator Thorlabs MAX341/M.

Tato diplomová práce se zabývá popisem piezoelektrického jevu a jeho využití pro polohování s nanometrovou přesností v laboratorním využití. V práci je popsán přímý a nepřímý piezoelektrický jev, různé druhy piezoelektrických aktuátorů a způsoby jejich ovládání se zaměřením na eliminaci jejich hystereze. Cílem je návrh ovladače pro piezoaktuátory v tříosém nanometrickém manipulátoru Thorlabs MAX341/M., This diploma thesis describes the piezoelectric phenomenon and its use for positioning with nanometric precision in laboratory use. In the thesis is description of direct and indirect piezoelectric phenomenon, various types of piezoelectric actuators and ways of their control with the aim of eliminating their hysteresis. The goal is to design a controller for piezo actuator built in the three-axis nanometric manipulator Thorlabs MAX341/M.

Tento projekt popisuje různé principy měření výkonu elektromagnetických vln ve volném prostoru a na vedení. Pro každou metodu jsou uvedeny používané senzory a jejich reálné parametry. Je zde proveden rozbor ochran vysokofrekvenčních vstupů měřících přístrojů. Je zde vybrána nejvhodnější metoda a ochrany vstupu pro realizaci. Je zde proveden rozbor návrhu sekundární ochrany vysokofrekvenčního vstupu. Ochrana vstupu je realizována a změřena. Je vybrána vhodná metoda měření a senzor pro měření výkonu. Je zde navrhnuto blokové a obvodové schéma měřiče výkonu. Podle navrhnuté koncepce je realizován měřicí přístroj pro měření výkonu. Během realizace jsou měřeny jeho dílčí vlastnosti. V závěrečné části je změřena jeho přesnost a provedeno zhodnocení výsledků., This master’s thesis describes various principles of measurement of electromagnetic waves in a free space and on a line. Used sensors and their real parameters are given for every method. The analysis of protections of high-frequency inputs of measuring instruments is done here and the most suitable method and protections of input for realization are chosen. The analysis of design of secondary protection of high-frequency input is done in this project. The protection of input is realized and measured. The suitable method of measurement is chosen as well as the sensor for measurement of power. The block diagram and circuit diagram of the meter of power are designed. According to designed conception the measuring instrument for measurement of power is realized and its single qualities are measured during the realization. In the final part its precision is measured and the evaluation of results is done.

Tento projekt popisuje různé principy měření výkonu elektromagnetických vln ve volném prostoru a na vedení. Pro každou metodu jsou uvedeny používané senzory a jejich reálné parametry. Je zde proveden rozbor ochran vysokofrekvenčních vstupů měřících přístrojů. Je zde vybrána nejvhodnější metoda a ochrany vstupu pro realizaci. Je zde proveden rozbor návrhu sekundární ochrany vysokofrekvenčního vstupu. Ochrana vstupu je realizována a změřena. Je vybrána vhodná metoda měření a senzor pro měření výkonu. Je zde navrhnuto blokové a obvodové schéma měřiče výkonu. Podle navrhnuté koncepce je realizován měřicí přístroj pro měření výkonu. Během realizace jsou měřeny jeho dílčí vlastnosti. V závěrečné části je změřena jeho přesnost a provedeno zhodnocení výsledků., This master’s thesis describes various principles of measurement of electromagnetic waves in a free space and on a line. Used sensors and their real parameters are given for every method. The analysis of protections of high-frequency inputs of measuring instruments is done here and the most suitable method and protections of input for realization are chosen. The analysis of design of secondary protection of high-frequency input is done in this project. The protection of input is realized and measured. The suitable method of measurement is chosen as well as the sensor for measurement of power. The block diagram and circuit diagram of the meter of power are designed. According to designed conception the measuring instrument for measurement of power is realized and its single qualities are measured during the realization. In the final part its precision is measured and the evaluation of results is done.

Bakalářská práce se zabývá návrhem auto-negociační komponenty pro síťové karty řízené hradlovými poli. Funkce auto-negociace slouží pro dohodu parametrů síťového provozu mezi dvěma stranami síťového kanálu. Mezi dohodnutelné parametry patří komunikační rychlost, schopnost pozastavení provozu a schopnost provozovat Forward Error Correction (FEC). V úvodu jsou představeny vnitřní bloky architektury UltraScale+ společnosti Xilinx, kde je nejvíce pozornosti věnováno blokům GTY. Dále jsou představeny zásady klauzule 73, standardu IEEE 802.3-2018, jež popisuje mechanismus funkce auto-negociace. Návrh je proveden v jazyce VHDL pro linkovou komunikační rychlost 25~Gb/s a zahrnuje popis postupů a případných změn, které je nutno provést při implementaci zmíněné funkce na hradlových polích využívající vysokorychlostní transceivery. Následně byla funkčnost zapojení ověřena v simulacích, jejichž výsledky jsou poskytnuty rovněž v této práci. Na závěr bylo provedeno testování auto-negociační funkce obsluhované zde vytvořenou komponentou, pročež byla využita síťová karta řízená hradlovým polem Virtex 7 UltraScale+. Při testování bylo využito zavedení sond Integrated Logic Analyzer (ILA) do struktry návrhu. Dosažené výsledky testování, věnující se jak průběhu auto-negociace, tak procesům ve fyzické vrstvě, jsou zde náležitě okomentovány., This bachelor's thesis addresses the design of the auto-negotiation component for network interface cards controlled by FPGAs. Auto-negotiation function allows to advertise the available communication parameters, like the link speed, the transmission pause ability or Forward Error Correction (FEC) ability, by either side of the common link and determine the common abilities, which will be used to establish a connection. In the beginning, the internal parts of Xilinx UltraScale+ FPGA family are introduced with greater emphasis on the description of GTY transceivers. In the next chapter are introduced the mechanisms of auto-negotiation function as described in clause 73 of the IEEE 802.3-2018 standard. The design here is created for Ethernet interfaces running at speed 25~Gbps and is written in VHDL language. The next chapter describes the necessary steps which are required for the implementation on the FPGAs, where high-speed transceivers are in use. Function of the created design was then checked within a simulation and the correspondent results are also provided in this thesis. In the end, the testing of the designed auto-negotiation component took place for which the network card with Vitex 7 UltraScale+ FPGA was used. The testing process includes the use of the Integrated Logic Analyzer (ILA) which was inserted into final design. The achieved results from testing of both, the auto-negotiation process and surrounding physical layer processes, are described here with proper commentary.

Tato bakalářská práce se zabývá implementací únikové hry ve formě webové aplikace. Tématem jednotlivých místností je kryptografie v mnoha podobách. Konkrétně se uživatel aplikace zabývá modulární aritmetikou, systémem pro šifrování dat včetně jeho menších částí, jako je u Advanced Encryption Standard, nebo také základy síťové bezpečnosti. Hlavními cíli bakalářské práce je seznámení se s tématem únikových her, webových aplikací a realizace webové aplikace. Úniková hra obsahuje celkem čtyři pokoje. Práce popisuje volbu technologií, na kterých aplikace bude postavena, a postup implementace jednotlivých místností včetně možností řešení úkolů. V samotném závěru pak shrnuje dosažené výsledky a cíle., The thesis deals with the implementation of the escape room game in the form of a~web application. The topic of each room is cryptography in many forms. Concretely it is modular arithmetic, a system for data encryption, including its particular algorithms, as~Advanced Encryption Standard is, or network security basics. The main goals of the thesis are to get acquainted with the topic of escape games, web applications, and the realization of web applications. The escape game contains a total of~four rooms. The thesis describes the choice of technologies on which the application will be built and the implementation of individual rooms, including the possibility of~solving tasks. In the end, it summarizes the achieved results and goals.

Bakalářská práce analyzuje možnosti aplikace kryptografických primitiv a protokolů na různá výpočetně a paměťově omezená zařízení. Následně implementuje systém bezpečného sběru dat ze senzorů. Práce ve své teoretické části rozebírá jednotlivé kryptografické algoritmy, operační systém RIOT a dostupné metody bezdrátového přenosu dat. Následně prezentuje výsledky výkonnostních testů různých kryptografických operací. Na tomto základě navrhne a realizuje systém, který zajišťuje důvěrnost, autentičnost a integritu přenášených dat., The bachelor thesis analyzes the possibilities of applying cryptographic primitives and protocols to various computationally and memory constrained devices. It then implements a secure data collection system from sensors. In its theoretical part, the work examines individual cryptographic algorithms, the RIOT operating system and available methods of wireless data transmission. It then presents the results of performance tests of various cryptographic operations. On this basis, it designs and implements a system that ensures the confidentiality, authenticity and integrity of transmitted data.

Tato bakalářská práce se zabývá implementací únikové hry ve formě webové aplikace. Tématem jednotlivých místností je kryptografie v mnoha podobách. Konkrétně se uživatel aplikace zabývá modulární aritmetikou, systémem pro šifrování dat včetně jeho menších částí, jako je u Advanced Encryption Standard, nebo také základy síťové bezpečnosti. Hlavními cíli bakalářské práce je seznámení se s tématem únikových her, webových aplikací a realizace webové aplikace. Úniková hra obsahuje celkem čtyři pokoje. Práce popisuje volbu technologií, na kterých aplikace bude postavena, a postup implementace jednotlivých místností včetně možností řešení úkolů. V samotném závěru pak shrnuje dosažené výsledky a cíle., The thesis deals with the implementation of the escape room game in the form of a~web application. The topic of each room is cryptography in many forms. Concretely it is modular arithmetic, a system for data encryption, including its particular algorithms, as~Advanced Encryption Standard is, or network security basics. The main goals of the thesis are to get acquainted with the topic of escape games, web applications, and the realization of web applications. The escape game contains a total of~four rooms. The thesis describes the choice of technologies on which the application will be built and the implementation of individual rooms, including the possibility of~solving tasks. In the end, it summarizes the achieved results and goals.

Bakalářská práce se zabývá návrhem auto-negociační komponenty pro síťové karty řízené hradlovými poli. Funkce auto-negociace slouží pro dohodu parametrů síťového provozu mezi dvěma stranami síťového kanálu. Mezi dohodnutelné parametry patří komunikační rychlost, schopnost pozastavení provozu a schopnost provozovat Forward Error Correction (FEC). V úvodu jsou představeny vnitřní bloky architektury UltraScale+ společnosti Xilinx, kde je nejvíce pozornosti věnováno blokům GTY. Dále jsou představeny zásady klauzule 73, standardu IEEE 802.3-2018, jež popisuje mechanismus funkce auto-negociace. Návrh je proveden v jazyce VHDL pro linkovou komunikační rychlost 25~Gb/s a zahrnuje popis postupů a případných změn, které je nutno provést při implementaci zmíněné funkce na hradlových polích využívající vysokorychlostní transceivery. Následně byla funkčnost zapojení ověřena v simulacích, jejichž výsledky jsou poskytnuty rovněž v této práci. Na závěr bylo provedeno testování auto-negociační funkce obsluhované zde vytvořenou komponentou, pročež byla využita síťová karta řízená hradlovým polem Virtex 7 UltraScale+. Při testování bylo využito zavedení sond Integrated Logic Analyzer (ILA) do struktry návrhu. Dosažené výsledky testování, věnující se jak průběhu auto-negociace, tak procesům ve fyzické vrstvě, jsou zde náležitě okomentovány., This bachelor's thesis addresses the design of the auto-negotiation component for network interface cards controlled by FPGAs. Auto-negotiation function allows to advertise the available communication parameters, like the link speed, the transmission pause ability or Forward Error Correction (FEC) ability, by either side of the common link and determine the common abilities, which will be used to establish a connection. In the beginning, the internal parts of Xilinx UltraScale+ FPGA family are introduced with greater emphasis on the description of GTY transceivers. In the next chapter are introduced the mechanisms of auto-negotiation function as described in clause 73 of the IEEE 802.3-2018 standard. The design here is created for Ethernet interfaces running at speed 25~Gbps and is written in VHDL language. The next chapter describes the necessary steps which are required for the implementation on the FPGAs, where high-speed transceivers are in use. Function of the created design was then checked within a simulation and the correspondent results are also provided in this thesis. In the end, the testing of the designed auto-negotiation component took place for which the network card with Vitex 7 UltraScale+ FPGA was used. The testing process includes the use of the Integrated Logic Analyzer (ILA) which was inserted into final design. The achieved results from testing of both, the auto-negotiation process and surrounding physical layer processes, are described here with proper commentary.

Bakalářská práce analyzuje možnosti aplikace kryptografických primitiv a protokolů na různá výpočetně a paměťově omezená zařízení. Následně implementuje systém bezpečného sběru dat ze senzorů. Práce ve své teoretické části rozebírá jednotlivé kryptografické algoritmy, operační systém RIOT a dostupné metody bezdrátového přenosu dat. Následně prezentuje výsledky výkonnostních testů různých kryptografických operací. Na tomto základě navrhne a realizuje systém, který zajišťuje důvěrnost, autentičnost a integritu přenášených dat., The bachelor thesis analyzes the possibilities of applying cryptographic primitives and protocols to various computationally and memory constrained devices. It then implements a secure data collection system from sensors. In its theoretical part, the work examines individual cryptographic algorithms, the RIOT operating system and available methods of wireless data transmission. It then presents the results of performance tests of various cryptographic operations. On this basis, it designs and implements a system that ensures the confidentiality, authenticity and integrity of transmitted data.

Bakalářská práce se zabývá implementací hardwarového generátoru náhodných čísel na FPGA obvodu. Snaží se přiblížit základní architekturu a možnou konfiguraci FPGA. V teoretické části jsou dále popsány principy generátorů náhodných čísel a poté statistické testy, skrze které tyto generátory hodnotíme. V následující části jsou shrnuty a analyzovány dosavadní generátory určené pro platformy FPGA. Dále probíhá bližší měření volně dostupných TRNG. V konečné části je popis implementace vlastního generátoru náhodných čísel. Ověřovaní náhodnosti probíhá skrze sadu testů NIST STS., The bachelor's thesis deals with the implementation of a hardware random number generator on FPGA platform. It tries to explain the basic architecture and possible FPGA configuration. In the theoretical part, the principles of random number generators are further described and then the statistical tests through which we evaluate these generators. In the following section, the existing generators designed for FPGA platforms are summarized and analyzed. A closer measurement of freely available TRNG is also underway. In the final part, there is a description of the implementation of the own random number generator. Randomness verification takes place through the NIST statistical test suite.

Bakalářská práce se zaměřuje na rozšíření existujícího VoIP komunikátoru na jednodeskovém počítači Raspberry Pi, který využívá protokolu SIP. Práce přináší mimo jiné rozšíření o jednosměrný přenos videa a podmíněné sepnutí relé. Výsledný komunikátor je schopen uskutečnit hovor s oboustrannou komunikací, spustit definovaný kód po autorizaci volaného uživatele pomocí DTMF kódů a sepnout relé. Celé zařízení je uloženo v krabičce, vytisknuté na 3D tiskárně. IT bezpečnost navrženého řešení byla analyzována a kód i 3D model šasi jsou dostupné na GitHubu., This bachelor thesis focuses on the extension of an existing VoIP communicator on a single board computer Raspberry Pi, which uses the SIP protocol. The thesis introduces, among other things, an extension for one-way video transmission and conditional relay switching. The resulting communicator is able to make a call with two-way communication, execute a defined code using DTMF codes after authorization of the called user and switch a relay. The entire device is housed in a box printed on a 3D printer. The IT security of the proposed solution has been analyzed and the code and 3D model of the chassis are available on GitHub.