Search

Resolved, 2023/2024, 1r quadrimestre

Resolved, 2023/2024, 2n quadrimestre

Resolved, 2023/2024, 1r quadrimestre

Resolved, 2023/2024, 1r quadrimestre

Resolved, 2022/2023, 2n quadrimestre

Resolved, 2022/2023, 2n quadrimestre

Resolved

Resolved, 2021/2022, 2n quadrimestre

Resolved

Resolved

Resolved

Resolved

Resolved

Resolved

Resolved

Resolved

Resolved

Resolved

Resolved

Examen de reavaluació del curs 2018-2019., Resolved

Resolved

Examen final del curs 2018-2019., Resolved

Resolved

Resolved

Resolved

Resolved

Resolved

Resolved

Resolved

Resolució del segon examen parcial i de l'examen de recuperació del primer parcial Fitxer, Resolved

L’objectiu d’aquest projecte és dissenyar i implementar un sistema de comunicació CAN (Controller Area Network) de baix cost sobre una plataforma FPGA complint al màxim amb la normativa ISO 11898. La metodologia empleada en el disseny del sistema és el mètode en V, molt popular en sectors com el de l’automoció, que busca garantir la qualitat del disseny relacionant les diferents fases del desenvolupament amb les especificacions de tests de cada fase. Això s’ha traduït en una millor definició dels requisits del sistema, ja que permet de forma iterativa anar redefinint-los fins arribar a un requisit simple, el qual es pugui associar un test concret, o al menys, una justificació de que es compleix el requisit sense necessitat de testejar-lo. El sistema s’ha separat en dos mòduls hardware independents, la placa de desenvolupament Avnet LX9 Microboard y un disseny hardware propi en forma de PCB que permet adaptar les senyals d’entrada i sortida del mòdul d’expansió de la placa de desenvolupament als requisits de la capa física del protocol de comunicació CAN. La Avnet LX9 Microboard integra una Spartan-6, FPGA bastant limitada en recursos, però ideal per garantir un ús eficient dels recursos disponibles. Aquesta FPGA de Xilinx s’ha equipat amb un sistema Microblaze que permet una programació híbrida al emular un microprocessador software sobre la FPGA. D’aquesta manera, el codi que gestiona el protocol de comunicació a baix nivell, bit a bit, s’ha desenvolupat en llenguatge VHDL i integrat dins d’un mòdul IP, i el codi dels drivers d’alt nivell i l’aplicació s’han, dissenyat en llenguatge C. En el disseny també s’ha tingut en compte afegir mòduls, com per exemple, un ADC i un display, que permetin desenvolupar aplicacions on es demostri el correcte funcionament de l’aplicació.

En aquest treball s'estudia com fer funcionar Ethernet des d'una placa amb FPGA (de l'anglès Field Programmable Gate Array). Aquests són dispositius electrònics que permeten reprogramar la lògica que contenen dins per tal que aquesta es comporti com l'usuari necessiti per l'aplicació en qüestió. Una de les maneres que existeixen de fer funcionar una FPGA és fent que aquesta es comporti com si fos un microcontrolador incrustat (MicroBlaze, del fabricant Xilinx, en aquest cas). A més de fer funcionar Ethernet s'implementa en llenguatge C una pila de protocols bàsica capaç de respondre a peticions d'eco ICMP (Internet Control Message Protocol). Per altra banda, aquestes peticions d'eco també es resolen utilitzant la llibreria LwIP (Lightweight Internet Protocol) àmpliament coneguda i utilitzada en el món de les aplicacions incrustades. Es comparen aquestes dues implementacions, resultant que la implementació bàsica és més ràpida en respondre a una petició d'eco.

En el mercado existen multitud de microprocesadores capaz de realizar multitud de tareas muy variadas, sin embargo, todos ellos tienen una limitación, el hardware, ya que éste no puede ser modificado una vez se fabrica la placa. En este aspecto, las FPGA tienen mucho que decir al respecto, dado que gracias a lo que se conoce como softcore, es posible diseñar un microprocesador en lenguaje VHDL capaz de comportarse de la forma deseada, incluyendo en este diseño los periféricos y utilidades deseadas como memoria caché, unidad de gestión de memoria, coma flotante, etc. Además, cuando se emplea el termino FPGA, normalmente se piensa en un sistema embebido, capaz de ejecutar una aplicación una y otra vez a una velocidad elevadísima, aquí es donde entra en juego el softcore Microblaze, diseñado por Xilinx, ya que permite añadir a una simple FPGA la capacidad e ejecutar un sistema operativo como puede ser Linux. Este proyecto se centra en el diseño de un softcore capaz de ejecutar un kernel Linux y los periféricos asociados al mismo, pasando para ello por diferentes puntos del diseño, que van desde la creación del procesador propiamente dicho, pasando por la inclusión de periféricos de utilidad, y la creación de un sistema operativo muy básico capaz de ser cargado en la memoria RAM de la FPGA y ejecutado para tener un sistema operativo completamente funcional, que finalmente ejecute una aplicación de control sobre los diferentes periféricos.

Resolved

En el present document es tracta el disseny i la implementació d’un servidor web en una FPGA usant el microprocessador encastat Microblaze de Xilinx. Aquest servidor web, conté una pàgina web la qual mostra les dades que proporciona una IMU, fent una representació gràfica d’elles. Per tal de dur a terme aquest objectiu, s’utilitza una FPGA Spartan -6 que es configura fent ús d’IPCORES i el software SDK del fabricant. El sensor utilitzat és el MPU6050 que està compost per un acceleròmetre i un giroscopi i es comunica mitjançant el bus I2C. El sistema en conjunt proveeix un servei de transport de dades basat en el protocol TCP/IP de baix pes LwIP, transport HTTP i WebSockets. Tot el sistema es monitoritza usant una interfície d’usuari web programada en HTML, CSS i JS. El sistema en conjunt s’ha desenvolupat i provat amb resultats satisfactoris pel que fa a la transmissió de dades i els resultats obtinguts del sensor.

En el procesado masivo de la información se emplean técnicas de paralelización y procesadores vectoriales para trabajar con grandes volúmenes de datos. La información se suele encontrar almacenada en memorias externas de gran capacidad y velocidad. La demanda de datos por parte de la ALU, o de las unidades funcionales, puede provocar cuellos de botella debido a los tiempos de acceso a memoria. Este proyecto presenta una solución a este problema mediante el uso de un dispositivo diseñado para establecer un canal de datos desde la memoria hacia la ALU o viceversa. Este dispositivo -llamado canal de memoria- dispone de un doble buffer que accede a los datos almacenados secuencialmente en la memoria, de forma que cada vez que es instanciado puede acceder a un vector. Con el objetivo de ejemplificar mediante un caso concreto las ventajas de este dispositivo, se ha diseñado un sistema acelerador completo compuesto por varios canales de memoria, tanto de entrada como de salida, una ALU que realiza la convolución discreta de dos vectores, y un controlador que gestiona todas las operaciones. Este sistema ha demostrado que se pueden realizar operaciones complejas con datos vectoriales con una velocidad entre 5x y 113x superior al ejemplo equivalente resuelto mediante un microprocesador escalar (solución software).

Resolved

In the late 90s, Paul C. Kocher introduced the concept of differential attack focused on the power consumption of a cryptographic device. In this type of analysis the plain text sent to the device is known, and all possible hypotheses of a subset of the key, related to a specific point of the cryptographic algorithm, are tested. If the key value at that point depends only on 1 byte, it is possible to predict the input current based on a theoretical model of power consumption. Thus, using statistic procedures, it is easy to compare the consumption measured during the processing of each plain text and the intermediate values related to all the hypothesis of the key.The one with the highest level of similarity will correspond to the actual key. So far the countermeasures proposed to prevent the success of the attack can be classified into two groups: Masking and Hiding. Masking tries to decouple the processed data and the power consumption by adding a random mask which is unknown by the attacker. Therefore, it is impossible to make a hypothesis that allows the theoretical and the real power consumption of the device to be related. Although is a valid method, the key could be revealed by performing a second-order attack that analyzes several points of the current trace. Hiding aims at making constant the consumption of a device in each clock cycle and independent of the processed data. In order to achieve this objective, the data is processed in double line, in such a way that the datum and its complementary are processed together, so that the same number of transitions always occur on every clock cycle. The weakness of such a method lies on the impossibility of building identical CMOS cells, which causes a minimum difference of consumption between the two lines that can be used successfully to discover the key. This thesis proposes a countermeasure based on a differentiated protection strategy with respect to the proposals made in other specific studies. It is intended, A finales de los 90 Paul C.Kocher introdujo por primera vez el concepto de ataque diferencial sobre el consumo de corriente de un dispositivo criptográfico. En este tipo de análisis, se conoce el texto plano que se envía al dispositivo y se plantean todas las posibles hipótesis de la clave para un punto concreto del algoritmo. Si el valor en ese punto del algoritmo depende únicamente de 1 byte de la clave, es posible calcular todos los valores que se producirán. Llegado a este punto, se compara, por métodos estadísticos, el consumo medido durante el procesado de cada texto plano y los valores intermedios relacionados con todas las hipótesis de la clave. Aquella que mayor nivel de similitud tenga corresponderá con la clave real. Las contramedidas propuestas hasta la fecha, para evitar el éxito del ata-que, pueden separarse en dos grupos: enmascaramiento (Masking) y ocultación (Hiding). El enmascaramiento trata de desvincular el dato procesado del consumo eléctrico mediante la adición de una máscara aleatoria y desconocida por el atacante. En consecuencia, resulta imposible realizar una hipótesis que permita relacionar los consumos teórico y real del dispositivo. Si bien este es un método inicialmente válido, puede descubrirse la clave realizando un ataque de segundo orden que analiza varios puntos del consumo. La ocultación persigue que el consumo de un dispositivo sea el mismo en cada ciclo de reloj e independiente del dato procesado. Para ello, se procesa el dato en doble línea, por un lado el dato propiamente dicho y por el otro su complementario, de forma que siempre se produzcan la misma cantidad de transiciones en cada ciclo de reloj. La debilidad de este método radica en la práctica imposibilidad de construir celdas CMOS idénticas, esto provoca que siempre exista una diferencia de consumo entre las dos líneas y pueda usarse con éxito para descubrir la clave. En esta tesis se propone una contramedida basada en una estrategia de protección claramente diferenciad, Postprint (published version)

En este trabajo tesis se estudia el procesado de señales impulsivas generadas por impactos entre cuerpos rígidos. Uno de los problemas que se encuentran al trabajar con impactos es que su análisis generalmente se ve limitado a mediciones indirectas: debido a que las colisiones no se desarrollan directamente sobre el sensor, o bien, porque no es posible instrumentalizar el objeto de colisiona. Esto ocasiona que entre el sensor y el punto de impacto exista un medio de propagación que distorsiona la señal medida. El desarrollo principal de esta tesis se enfoca al problema de cómo compensar o reducir los efectos de dicha distorsión. Para ello, se han investigado y desarrollado los siguientes puntos: 1) Estudio de la teoría mecánica del impacto y desarrollo de un modelo matemático del proceso de impacto entre dos cuerpos rígidos. A través de este estudio se investigan las características de las señales impulsivas generadas por colisiones. 2) Definición de una metodología experimental para generar impactos repetibles y determinar los parámetros del modelo matemático. La metodología se sustenta en el diseño e implementación de un prototipo experimental para generar impactos controlados, entre un objeto de prueba y un impactor sensorizado. Para realizar los experimentos se han seleccionado como objetos de prueba un conjunto de cilindros, de aluminio, acero, bronce y latón, en distintos tamaños. Mediante un minucioso estudio y cálculo de los parámetros experimentales, se ha comprobado la validez del modelo matemático. 3) Estudio del problema de la medición indirecta y propuesta de un método de procesado de señales, basado en redes neuronales artificiales, para determinar un filtro inverso que permite estimar la señal del impacto (la fuerza del impacto en función del tiempo). Esta metodología adapta el proceso de entrenamiento a las características de las señales impulsivas que se generan durante una colisión, y que se han identificado a, In this thesis, the processing of impulsive signals generated by impacts between rigid bodies is investigated. One of the problems found when working with impacts is that their analysis is generally limited to indirect measurements: because collisions do not develop directly on the sensor, or it is not possible to install the sensor on the colliding bodies. This means that between the sensor and the point of impact there is a propagation medium that distorts the measured signal. The main effort of this thesis focuses on the problem of how to compensate or to reduce the effects of such distortion. To do this, the following points have been investigated and developed: 1) The study of the mechanical impact theory and the development of a mathematical model of the impact process between two rigid bodies. Through this study, the characteristics of the impulsive signals generated by collisions are investigated. 2) Definition of an experimental methodology for generating repeatable impacts and for determining the parameters of the mathematical model. The methodology is based on the design and implementation of an experimental prototype for generating controlled impacts between a test object and a sensorized impactor. To perform the experiments, a set of different test objects have been selected, cylinders made form aluminum, steel, bronze and brass in different sizes. Through a careful study and calculation of the experimental parameters, the validity of the mathematical model has been verified. 3) Study of the indirect measurement problem, and proposal of a signal processing method, based on artificial neural networks, to determine an inverse filter in order to estimate the impacting signal (the impact force as a function of the time). This methodology adapts the training process to the characteristics of the impulsive signals that are generated during a collision, and that have been identified through the study and modeling of the impa, Postprint (published version)

El uso de números en coma flotante es muy habitual en la programación software para la resolución de todo tipo de algoritmos. Dada la particular forma de codificar valores en este formato, definida en la norma IEEE 754, realizar operaciones básicas requiere de librerías software específicas y tiempos de proceso considerables para su ejecución. El presente proyecto aporta una solución hardware para la resolución de operaciones aritméticas de números expresados en coma flotante de simple precisión (32 bits). Las operaciones que se realizan son: suma, resta, producto, división, inversa y raíz cuadrada junto con las trigonométricas: seno, coseno y tangente. Estas unidades aritméticas son conocidas como ‘Float Point Unit’(FPU). El diseño de la arquitectura interna de la FPU se describe mediante un lenguaje de descripción hardware (VHDL), de forma modular y con la particularidad de que puede implementarse toda o, únicamente, el bloque que resuelve la operación deseada. La FPU se implementa en una FPGA junto con un sistema basado en microprocesador Microblaze (Xilinx) y bus OPB (IBM), mediante el que se comunican ambos elementos dando lugar a un sistema embebido. De forma complementaria se diseñan la interface y el driver necesarios para la transferencia de información a través del bus de comunicaciones. El conjunto procesa algoritmos de forma que la resolución de operaciones en coma flotante se realiza transfiriendo los datos y la operación a la FPU, que tras un procesado de cálculo retorna el resultado al microprocesador. Una vez puesto el sistema en funcionamiento se mide el tiempo (en ciclos de reloj) que se precisa para resolver cada operación, considerando el tiempo necesario para el acceso al bus OPB. Se compara el tiempo necesario para resolver dichas operaciones por software y con la FPU que el procesador incorpora y se observa la mejora obtenida en cada caso. También se desarrollan dos algoritmos que permiten comprobar la fiabilidad de la FPU, comparando los resu