Search

Submitted by Aline Batista (alinehb.ufpel@gmail.com) on 2022-05-20T14:20:10Z No. of bitstreams: 2 license_rdf: 0 bytes, checksum: d41d8cd98f00b204e9800998ecf8427e (MD5) Tese_Roberta_Palau.pdf: 7546827 bytes, checksum: 1da38dbb1e048eb935658522611cd7e5 (MD5) Approved for entry into archive by Aline Batista (alinehb.ufpel@gmail.com) on 2022-05-20T14:25:05Z (GMT) No. of bitstreams: 2 license_rdf: 0 bytes, checksum: d41d8cd98f00b204e9800998ecf8427e (MD5) Tese_Roberta_Palau.pdf: 7546827 bytes, checksum: 1da38dbb1e048eb935658522611cd7e5 (MD5) Made available in DSpace on 2022-05-20T14:25:05Z (GMT). No. of bitstreams: 2 license_rdf: 0 bytes, checksum: d41d8cd98f00b204e9800998ecf8427e (MD5) Tese_Roberta_Palau.pdf: 7546827 bytes, checksum: 1da38dbb1e048eb935658522611cd7e5 (MD5) Previous issue date: 2022-03-15 Sem bolsa Este trabalho apresenta um conjunto de soluções em hardware dedicado para área de codificação de vídeos Ultra-High Definition (UHD) em tempo real para o formato de vídeo AOMedia Video 1 (AV1), lançado em 2018. Foram desenvolvidas arquiteturas para os três filtros de laço do decodificador do AV1. Os filtros foco desta tese são: (i) o filtro de deblocagem (DBF), (ii) o filtro de aprimoramento direcional restrito (CDEF), (iii) o filtro de restauração de laço comutável (SLRF). Os filtros de laço fazem parte de uma das etapas do processo de codificação e decodificação do AV1 e de outros codificadores. Estão situados no laço de reconstrução e têm como objetivo principal reduzir/eliminar artefatos que degradam a qualidade do vídeo devido a etapas anteriores do processo, tais como a quantização e predição. Estes artefatos afetam a qualidade visual dos quadros reconstruídos e também afetam a eficiência de codificação porque cada quadro reconstruído serve como referência para os quadros subsequentes. Portanto, a redução desses artefatos contribui com a melhoria da qualidade subjetiva da imagem e com a eficiência de codificação. Investigar o desenvolvimento de soluções em hardware para esta etapa, além de trazer contribuições inéditas para avançar o estado-da-arte da área, também contribui com a popularização desse novo formato de vídeo. As arquiteturas apresentadas neste trabalho foram desenvolvidas para processar vídeos UHD de 3840x2160 pixels (4K) a 60 quadros por segundo em tempo real. Todas as arquiteturas foram sintetizadas para ASIC usando a biblioteca TSMC de 40 nm. O DBF apresenta uma arquitetura que ocupa uma área de 39,35 Kgates e dissipa 13,77 mW de potência, atuando a partir de uma frequência de 93,31 MHz. O CDEF ocupa uma área de 185,36 kgates e dissipa uma potência de 43 mW operando a uma frequência de 93,38 MHz. Para o SLRF foram desenvolvidos os dois filtros que o compõem, a partir de duas implementações independentes, uma para o Filtro de Wiener Simétrico Separável (SSNWF) e outra para o Filtro Duplo Autoguiado (DSGF). O SSNWF ocupa uma área de 37,78 kgates e dissipa uma potência de 26,36 mW quando operando a uma frequência de 207,03 MHz. O DSGF ocupa uma área de 177,58 kgates e dissipa uma potência de 120,21 mW, quando operando a uma frequência 212,86 MHz. Até o presente momento, estas são as primeiras soluções em hardware dedicado encontradas na literatura para os filtros de laço do decodificador do AV1. This work presents a set of dedicated hardware solutions for real-time Ultra High Definition (UHD) video encoding area of the AOmedia video 1 (AV1) video format, launched in 2018. There were developed solutions of the three filters of the AV1 decoder In-Loop Filter. The Filters focused on this thesis are: (i) Deblocking Filter (DBF), (ii) Constrained Directional Enhancement Filter (CDEF) and (iii) Switchable Loop Restoration Filter (SLRF). The In-loop filters are one of the coding and decoding steps of the AV1 and others codecs. They are located in the reconstruction loop and have the main goal of reducing/eliminating artifacts that degrade the video image due the previous steps as quantization and predictions. These artifacts not only affect the visual quality of the reconstructed frames, but also degrade coding efficiency because each reconstructed frame will serve as the reference for coding subsequent frames. Therefore the artifacts reduction contributes to improve the subjective quality and coding efficiency. Dedicated hardware solutions for the In-loop filtering step presenting a trade-off between throughput and energy consumption contributes to the consolidation of this new video format in the market. The dedicated hardware designs implemented in this work can process 4K UHD videos (3840x2160 pixels) in real time at 60 frames per second. All architectures were synthesized to ASIC using a 40 nm TSMC library. The DBF design presents a area of 39.35 Kgates with a total power dissipation of 3.96 mW operating at a frequency of 93.31 MHz. The CDEF design presents a area of 185.36 kgate with a power dissipation of 43 mW at a frequency of 93.38 MHz. For the SLRF were developed the two filters that compose it from two independent implementations, one for the Simetric Separable Normalized Wiener Filter (SSNWF) and other for the Dual Self-Guided Filter (DSGF). The SSNWF presents a area of 37.78 kgates and a power dissipation of 26.36 mW at a frequency of 207.03 MHz. The DSGF presents a area of 177.58 kgates and a power dissipation of 120.21 mw at frequency of 212.86 MHz. At the best of the authors’ knowledge, these are the first dedicated hardware solutions targeting the AV1 decoder In-loop filters presented in the literature.

Submitted by Aline Batista (alinehb.ufpel@gmail.com) on 2022-05-20T13:25:21Z No. of bitstreams: 2 license_rdf: 0 bytes, checksum: d41d8cd98f00b204e9800998ecf8427e (MD5) Dissertacao_Pablo_De_Chiaro_Rosa.pdf: 1380279 bytes, checksum: 55bcd5bd36ca22fed2769cf2bb9035d1 (MD5) Approved for entry into archive by Aline Batista (alinehb.ufpel@gmail.com) on 2022-05-20T14:24:38Z (GMT) No. of bitstreams: 2 license_rdf: 0 bytes, checksum: d41d8cd98f00b204e9800998ecf8427e (MD5) Dissertacao_Pablo_De_Chiaro_Rosa.pdf: 1380279 bytes, checksum: 55bcd5bd36ca22fed2769cf2bb9035d1 (MD5) Made available in DSpace on 2022-05-20T14:24:38Z (GMT). No. of bitstreams: 2 license_rdf: 0 bytes, checksum: d41d8cd98f00b204e9800998ecf8427e (MD5) Dissertacao_Pablo_De_Chiaro_Rosa.pdf: 1380279 bytes, checksum: 55bcd5bd36ca22fed2769cf2bb9035d1 (MD5) Previous issue date: 2022-03-04 Sem bolsa A reprodução e transmissão de vídeos digitais de alta definição tem crescido em todo o mundo. Estes vídeos são usados tanto para fins de entretenimento, quanto profissionais e têm na internet a sua principal fonte de propagação. Considerando o volume de informações necessárias para representar um vídeo, o espaço massivo para armazenar as mídias digitais e o enorme tráfego gerado para sua transmissão, se torna imprescindível o uso de técnicas eficientes de compressão de vídeo. Assim, os codificadores de vídeo têm como foco eliminar redundâncias nos dados e reduzir informações que são pouco relevantes para o sistema visual humano. A utilização de codificadores de vídeo padronizados por órgãos de padronização internacionais envolvem, no geral, um custo elevado devido às despesas de direitos de uso. Na tentativa de evitar estes custos, foi fundado o AOMedia, um consórcio do setor da tecnologia que lançou, em março de 2018, a especificação do seu codificador livre destes custos, denominado AOMedia Video 1 (AV1). Contudo, o codificador AV1 alcança elevada eficiência de codificação mas com um aumento significativo no custo computacional, que reflete no tempo despendido para execução da codificação e no consumo de energia relacionado. Este trabalho apresenta uma solução para decisão rápida de modos no processo de predição intra-quadro do codificador AV1, reduzindo o custo computacional envolvido na tomada de decisão do modo preditor através do uso de aprendizado de máquina supervisionado. Modelos baseados em floresta aleatória foram treinados sobre bases de dados criadas a partir dos experimentos realizados com o software de referência do AV1, o libaom. O principal objetivo foi reduzir os modos avaliados na predição intra-quadro, acelerando seu processo de decisão. Com isso foi possível implementar os modelos treinados no codificador e avaliar seus impactos em termos de redução de tempo de execução e de perdas em eficiência de codificação. Como principais resultados, foi possível obter médias de redução de tempo de 44%, com um impacto de 4,6% no BD-Rate. The playback and transmission of high-definition digital videos grows exponentially worldwide. These videos are used for both entertainment and professional purposes and have the internet as their main source of propagation. Considering the volume of information needed to represent a video, the massive space to store digital media and the huge data traffic generated, it is essential to use efficient video compression techniques. In this way, video encoders focus on eliminating data redundancies and reducing information that is of little relevance to the human visual system. The use of video encoders standarized by international standardization organizations, generally involve a high cost due to the expenses of royalties applied. In an attempt to avoid these costs, Aomedia was founded. Aomedia is a technology industry consortium that launches in March 2018 the specification of its royalty-free encoder, called Aomedia Video 1 (AV1). However, this developed format achieves high values of coding efficiency at the same time as it increases the computational costs that reflects the time taken to enconding and the related energy consumption. This work presents a solution for the fast mode decision in the intra-frame prediction process of the AV1 encoder, reducing the computational cost involved in decision-making of the predictor mode, using supervised machine learning. Random Forest-based models were trained on datasets created from the experiments performed in the AV1 reference software, libaom. The main goal was to reduce the modes evaluated in intra prediction, accelarating the decision process. Then, it was possible to implemented the models at the encoder and evaluate the impacts in terms of encoding time reduction and encoding efficiency losses. As a result, it was possible to achieve averages of time savings of 44% with and impact of 4.6% on BD-Rate.

Submitted by Aline Batista (alinehb.ufpel@gmail.com) on 2021-06-24T22:25:39Z No. of bitstreams: 2 license_rdf: 0 bytes, checksum: d41d8cd98f00b204e9800998ecf8427e (MD5) Dissertacao_Paulo_Henrrik_Ribeiro_Goncalves.pdf: 4401669 bytes, checksum: 87680dedf65bfac933a4045e093ff3a9 (MD5) Approved for entry into archive by Aline Batista (alinehb.ufpel@gmail.com) on 2021-06-24T22:56:10Z (GMT) No. of bitstreams: 2 license_rdf: 0 bytes, checksum: d41d8cd98f00b204e9800998ecf8427e (MD5) Dissertacao_Paulo_Henrrik_Ribeiro_Goncalves.pdf: 4401669 bytes, checksum: 87680dedf65bfac933a4045e093ff3a9 (MD5) Made available in DSpace on 2021-06-24T22:56:10Z (GMT). No. of bitstreams: 2 license_rdf: 0 bytes, checksum: d41d8cd98f00b204e9800998ecf8427e (MD5) Dissertacao_Paulo_Henrrik_Ribeiro_Goncalves.pdf: 4401669 bytes, checksum: 87680dedf65bfac933a4045e093ff3a9 (MD5) Previous issue date: 2021-04-23 Coordenação de Aperfeiçoamento de Pessoal de Nível Superior - CAPES Novas tendências no cenário de vídeos digitais têm ganhado muita popularidade recentemente, como vídeos de resoluções 4K-8K, vídeos omnidirecionais e conteúdo de tela. Para suportar tais tecnologias, novos codificadores de vídeo têm sido propostos nos últimos anos. Dentre eles, o Versatile Video Coding (VVC) é a nova aposta do Joint Video Experts Team. Lançado em Julho de 2020, o novo padrão obtém uma eficiência de codificação de 33%, quando comparado ao seu antecessor, isto devido às novas ferramentas implementadas, como estruturas de particionamento flexíveis, novas ferramentas de predição intra blocos, conjunto de novas transformadas, entre outras. Entretanto, tal avanço vem ao custo de um aumento expressivo no tempo do codificação. Outra nova ferramenta implementada é a predição affine, que permite a detecção de movimentos não-translacionais durante o processo de predição inter quadros, e portanto, oferece uma eficiência de codificação superior aos padrões anteriores. Entretanto, a predição affine acrescenta um aumento no tempo de processamento da predição interquadros de até 47%, dependendo da configuração utilizada, tornando-se um grande desafio para aplicações que necessitam de uma codificação rápida. Sendo assim, este trabalho propõe um esquema para redução do esforço computacional do codificador de vídeo VVC, através do controle de execução da etapa de predição affine. Chamado de LEAP (do inglês, Learning-based Affine Prediction), o esquema proposto é baseado em aprendizado de máquina, e é capaz de reduzir o tempo total de codificação em 8,49%, e o tempo de codificação do módulo de predição affine em 46,94%, em média, com baixas penalidades na eficiência de codificação. Além disso, por se tratar de um controle de uma das etapas de codificação, o esquema proposto pode ser aliado a outras técnicas de redução de esforço computacional para obter uma redução final ainda mais eficiente. The new trends in digital video technologies, such as 4K-8K resolution, omnidirectional, and screen content, have become popular in video coding scenarios. To support these technologies, new video encoders have been proposed in recent years. The Versatile Video Coding (VVC) is the most recent video coding standard proposed by the Joint Video Experts Team. Released in July of 2020, the new standard achieves a coding efficiency of 33% higher when compared to its predecessor, the HEVC. This efficiency is achieved by implementing new coding tools, such as flexible partitioning tools, new prediction modes for intra-blocks, and new transform modes. However, the implementation of new tools comes at the cost of a significant encoding time increase. Also, to improve the coding efficiency, VVC implements the affine motion estimation, which allows the detection of non-translational transformations during the interframe prediction. However, the affine motion estimation increases the complexity of VVC interframe prediction up to 47% and becomes an obstacle for real-time applications. In this sense, this work proposes a scheme to reduce the complexity of the VVC encoder by the flow control of the steps of affine motion estimation. Named as LEAP (Learning-based Affine Prediction), the proposed scheme is based on machine learning, and, when implemented in the VVC reference software, it is capable of reducing the total encoding time by 8.49%, and the encoding time of the affine motion estimation by 46.94%, on average, with minor penalties in coding efficiency. Besides, LEAP can be combined with other techniques to improve the complexity reduction of VVC.

Submitted by Aline Batista (alinehb.ufpel@gmail.com) on 2021-06-18T14:36:33Z No. of bitstreams: 2 license_rdf: 0 bytes, checksum: d41d8cd98f00b204e9800998ecf8427e (MD5) Tese_Carlos_Michel_Betemps.pdf: 23844829 bytes, checksum: 821818663ae6cb1eb06fc7726814a308 (MD5) Approved for entry into archive by Aline Batista (alinehb.ufpel@gmail.com) on 2021-06-18T22:18:30Z (GMT) No. of bitstreams: 2 license_rdf: 0 bytes, checksum: d41d8cd98f00b204e9800998ecf8427e (MD5) Tese_Carlos_Michel_Betemps.pdf: 23844829 bytes, checksum: 821818663ae6cb1eb06fc7726814a308 (MD5) Made available in DSpace on 2021-06-18T22:18:30Z (GMT). No. of bitstreams: 2 license_rdf: 0 bytes, checksum: d41d8cd98f00b204e9800998ecf8427e (MD5) Tese_Carlos_Michel_Betemps.pdf: 23844829 bytes, checksum: 821818663ae6cb1eb06fc7726814a308 (MD5) Previous issue date: 2021-03-15 Sem bolsa Heterogeneous systems architectures usually include processing elements such as Central Processing Units and General Purpose Graphics Processing Units, frequently enabling optimization opportunities in terms of execution time, consumed energy, resource utilization, and throughput. In turn, the heterogeneity brings a series of new design challenges when compared to homogeneous systems. An even more challenging scenario appears when such heterogeneous systems feature hardware acceleration through dynamic and partial FPGA (Field Programmable Gate Array) reconfiguration. This work presents a Modeling and Simulation infrastructure for early Design Space Exploration (DSE) of heterogeneous systems by comprising a methodology to create high-level models of the system and a simulator complying with those models. A designer can partition an FPGA into Partially Reconfigurable Regions (PRRs) that can pass through a Dynamic and Partial Reconfiguration (DPR) during runtime. Considering those aspects, the modeling methodology contains the flow and automatic hardware generation to annotate our simulation models. FEHetSS is an FPGA-Enabled Heterogeneous System Simulator aiming to provide support for decision making in early design phases. We describe FEHetSS presenting its structure, models, and simulation flow. FEHetSS considers the tasks’ latencies even those related to reconfiguration, also estimating the processing elements’ power and resource utilization. Based on case studies, we demonstrate the methodology and FEHetSS’s potentialities. First, we model heterogeneous systems and use FEHetSS as a tool to evaluate single-points in early DSE. Second, we conceive distinct hardware design (e.g., pipelining and parallelism) models for an application kernel and utilize FEHetSS as a tool to assist designers considering a holistic system perspective. Third, we restrict a couple of design spaces applying FEHetSS to perform exhaustive exploration. Last, we prepare a DSE environment integrating an optimization heuristic and FEHetSS, performing simulations based on exploration parameters. Case studies’ results and analysis demonstrate the infrastructure features in the modeling and simulation of FPGA-enabled heterogeneous systems. Arquiteturas de Sistemas Heterogêneos usualmente incluem CPUs e GPUs como elementos de processamento habilitando oportunidades de otimização no tempo de execução, energia consumida, utilização de recursos e desempenho. Em comparação ao projeto de sistemas homogêneos, novos desafios surgem com a heterogeneidade, sendo estes potencializados pela inclusão de aceleradores de hardware como FPGAs. Este trabalho apresenta uma infraestrutura de Modelagem e Simulação em alto nível para a Exploração Precoce do Espaço de Projeto de sistemas heterogêneos habilitados para incluir dispositivos FPGA. Tais dispositivos podem ser particionados em Regiões Parcialmente Reconfiguráveis (PRR) que, por sua vez, podem passar por Reconfiguração Dinâmica e Parcial (DPR). Considerando esses aspectos, a metodologia inclui o fluxo de modelagem e a geração automática de hardware necessários às anotações dos modelos de simulação. FEHetSS é um simulador de sistemas heterogêneos habilitado para FPGAs que fornece suporte à tomada de decisão em estágios iniciais de projeto, sendo este detalhado em relação a sua estrutura, modelos e fluxo de simulação. Nas simulações são consideradas as latências das tarefas de aplicação e aquelas referentes às reconfigurações, assim como o consumo energético e utilização de recursos do sistema. Estudos de caso demonstram as capacidades da infraestrutura. Primeiro, foram criados modelos de sistemas heterogêneos para simulação via FEHetSS atuando como uma ferramenta de avaliação na exploração precoce do espaço de projeto. Segundo, foram concebidos diferentes modelos de hardware para o kernel de uma aplicação exemplo, sendo estes submetidos ao FEHetSS para a avaliação do projeto em uma perspectiva holística do sistema. Terceiro, foram definidos parâmetros de busca restringindo o espaço de projeto para exploração exaustiva com FEHetSS. Por último, FEHetSS foi integrado em um ambiente gerenciado por heurística de otimização visando a exploração baseada em parâmetros do espaço de projeto. Os resultados e respectivas análises demonstraram as potencialidades da infraestrutura na modelagem e simulação de sistemas heterogêneos habilitados para FPGAs dinamicamente reconfiguráveis e particionados em PRRs.

Submitted by Aline Batista (alinehb.ufpel@gmail.com) on 2021-03-09T23:21:02Z No. of bitstreams: 2 license_rdf: 0 bytes, checksum: d41d8cd98f00b204e9800998ecf8427e (MD5) Tese_Doutorado_Wagner_Penny_.pdf: 29384553 bytes, checksum: ba5822d850f5083417e0ccab8e92bcb5 (MD5) Approved for entry into archive by Aline Batista (alinehb.ufpel@gmail.com) on 2021-03-09T23:23:36Z (GMT) No. of bitstreams: 2 license_rdf: 0 bytes, checksum: d41d8cd98f00b204e9800998ecf8427e (MD5) Tese_Doutorado_Wagner_Penny_.pdf: 29384553 bytes, checksum: ba5822d850f5083417e0ccab8e92bcb5 (MD5) Made available in DSpace on 2021-03-09T23:23:36Z (GMT). No. of bitstreams: 2 license_rdf: 0 bytes, checksum: d41d8cd98f00b204e9800998ecf8427e (MD5) Tese_Doutorado_Wagner_Penny_.pdf: 29384553 bytes, checksum: ba5822d850f5083417e0ccab8e92bcb5 (MD5) Previous issue date: 2020-12-14 Coordenação de Aperfeiçoamento de Pessoal de Nível Superior - CAPES This thesis presents an energy-efficient NoC-based system for real-time multimedia applications employing approximate computing. The proposed video processing system, called SApp-NoC, is efficient in both energy and quality (QoS), employing a scalable NoC architecture composed of processing elements designed to accelerate the HEVC Fractional Motion Estimation (FME). SApp-NoC architecture is organized using neighbor Tiles, sized to enable scalability across distinct throughput demands - depending on video resolution and frame rate - whereas reaching real-time processing for 4K UHD videos at 120 fps. Approximate computing is deployed using four types of processing elements implemented as dedicated hardware accelerators with distinct levels of approximation, designed based on the application error resiliency analysis. Therefore, two solutions are proposed: HSApp-NoC (Heuristc-based SApp-NoC), and MLSApp-NoC (Machine Learning-based SApp-NoC). At design time, video encoder statistical behavior is used to propose algorithms aiming the tiling definition, to properly size the NoC and to instantiate and place the approximate processing elements within SApp-NoC. At run-time, our application-aware dynamic task-mapping algorithm guarantees real-time processing while reducing energy consumption with low QoS degradation. When compared to a precise solution processing 4K videos at 120 fps, HSApp-NoC and MLSApp-NoC reduce about 48.19% and 31.81% the energy consumption, at small quality reduction of 2.74% and 1.09%, respectively. A set of schedulability analysis is proposed in order to guarantee the meeting of timing constraints at typical workload scenarios. Moreover, our system design methodology is suitable to be applied to other error-resilient processing kernels targeting energy saving with high throughput requirements. Esta tese apresenta um sistema de tempo real energeticamente eficiente, baseado em NoC, para aplicações multimídia utilizando computação aproximada. O sistema de processamento de vídeo proposto, denominado SApp-NoC, é eficiente tanto em energia quanto qualidade (QoS), empregando uma arquitetura NoC escalável composta por elementos de processamento projetados para acelerar a Estimação de Movimento Fracionária (FME) do HEVC. A arquitetura SApp-NoC é organizada usando blocos vizinhos, dimensionada para permitir escalabilidade em diversos cenários de demanda - dependendo da resolução do vídeo e da taxa de quadros - atingindo desempenho para o processamento em tempo real de vídeos UHD 4K a 120 fps. A computação aproximada é aplicada utilizando quatro tipos de elementos de processamento, implementados como aceleradores de hardware dedicados com níveis distintos de aproximação, projetados com base na resiliência a erros da aplicação. Dessa forma, duas soluções são propostas: HSApp-NoC (Heuristc-based SApp-NoC), baseada em heurísticas, e MLSApp-NoC (Machine Learning-based SApp-NoC), baseada em aprendizado de máquina. Em tempo de projeto, o comportamento estatístico do codificador de vídeo é utilizado para dividir e dimensionar a NoC adequadamente, e, também, para instanciar e posicionar os elementos de processamento aproximados na SApp-NoC. Em tempo de execução, um algoritmo de mapeamento de tarefas dinâmico baseado na aplicação garante o processamento em tempo real enquanto reduz o consumo de energia com baixa degradação de QoS. Quando comparado a uma solução precisa de processamento de vídeos 4K a 120 fps, HSApp-NoC e MLSApp-NoC são capazes de reduzir em cerca de 48,19% e 31,81% o consumo de energia, com uma pequena redução de qualidade de 2,74% e 1,09%, respectivamente. Um conjunto de análises de escalonabilidade é proposto a fim de garantir o atendimento das restrições de tempo em cenários típicos de carga de trabalho. Além disso, nossa metodologia de projeto de sistema é adequada para ser aplicada a outros kernels de processamento resilientes a erros, visando economia de energia em aplicações com alta demanda em desempenho.

Submitted by Aline Batista (alinehb.ufpel@gmail.com) on 2021-01-20T22:30:24Z No. of bitstreams: 2 license_rdf: 0 bytes, checksum: d41d8cd98f00b204e9800998ecf8427e (MD5) Dissertacao_Mateus_Santos_de_Melo.pdf: 17054324 bytes, checksum: 6f494d81d9cd2478b4f210d5391c328e (MD5) Approved for entry into archive by Aline Batista (alinehb.ufpel@gmail.com) on 2021-01-21T02:15:08Z (GMT) No. of bitstreams: 2 license_rdf: 0 bytes, checksum: d41d8cd98f00b204e9800998ecf8427e (MD5) Dissertacao_Mateus_Santos_de_Melo.pdf: 17054324 bytes, checksum: 6f494d81d9cd2478b4f210d5391c328e (MD5) Made available in DSpace on 2021-01-21T02:15:08Z (GMT). No. of bitstreams: 2 license_rdf: 0 bytes, checksum: d41d8cd98f00b204e9800998ecf8427e (MD5) Dissertacao_Mateus_Santos_de_Melo.pdf: 17054324 bytes, checksum: 6f494d81d9cd2478b4f210d5391c328e (MD5) Previous issue date: 2020-05-29 Coordenação de Aperfeiçoamento de Pessoal de Nível Superior - CAPES Nos padrões de codificação de vídeos digitais híbridos, o vídeo a ser codificado, um sinal tridimensional, é dividido em quadros, sinais bidimensionais e, posteriormente, em blocos que são utilizados como unidade processamento. Entretanto Transformadas Tridimensionais, como a DCT-3D, podem ser utilizadas na exploração de correlação de informações de acordo com a composição natural do vídeo, um sinal tridimensional. Com o uso da DCT-3D é possível explorar a correlação de informações espaciais e temporais em uma única etapa de processamento. Desse modo, a DCT-3D pode ser utilizada como alternativa à Estimação de Movimento, etapa de maior esforço computacional dos codificadores atuais. Neste cenário, a DCT-3D pode contornar a ineficiência da estimação de movimento em cenários de movimentos não-translacionais, além de ser uma alternativa de menor esforço computacional. Para avaliar o uso de transformada tridimensional no processo de codificação de vídeos digitais, foi desenvolvido um codificador de vídeo, em C/C++, que utiliza como unidade base de processamento volumes de tamanho 8x8x8, compostos de blocos de tamanho 8x8 ao longo de oito quadros consecutivos. O codificador desenvolvido apresenta suporte às principais ferramentas de codificação suportadas pelos codificadores de vídeos baseados em sinais bidimensionais, entretanto, adaptadas para o suporte ao processamento de sinais tridimensionais. O codificador proposto apresenta seis configurações de codificação, são elas: Espacial, Diferencial, FS, FS+, RD-All e RD-Fast. Resultados experimentais foram comparados com o software de referência do padrão H.264, o JM, utilizando ferramentas similares às utilizadas no codificador proposto. Vídeos com maiores taxas de quadros por segundo apresentaram os resultados mais eficientes. As configurações Espacial, Diferencial e RD-Fast, destacam-se por apresentar baixo esforço computacional com redução de mais de 95% no tempo de codificação. Por sua vez, as configurações com Predição Interquadros FS e FS+ apresentam tempo de codificação similares ao JM utilizado. A configuração RD-Fast alcança bom compromisso entre tempo e eficiência de codificação demonstrando redução de mais de 95% no tempo de codificação ao custo de 67% de aumento no BD-Rate. Observa-se que a aplicação de transformadas tridimensionais é um alternativa promissora para codificação de baixa complexidade mas melhorias em outras etapas do codificador são necessárias para que a abordagem seja competitiva com codificadores atuais. In the current hybrid video coding standards, the input video is divided into frames, bidimensional signals, and then divided into blocks, used as processing units. However, three-dimensional transforms, like 3D-DCT, can explore the correlations following the natural video composition, a three-dimensional signal. Spatial and temporal correlations can be directly exploited within 3D-DCT. Thus, the 3D-DCT can be an alternative to Motion Estimation, the most intense step in the current video encoders. The 3D-DCT can overcome some of the Motion Estimation drawbacks observed in non-translational motion and low complexity scenes. In this work, a new encoder was developed in C/C++ to exploit the three-dimensional transform in video coding. The encoder uses 8x8x8 volumes as processing units, built with 8x8 blocks from eight consecutive frames. The proposed video encoder supports some of the most important tools adopted in modern video encoders, however with three-dimensional support. The proposed video encoder has six coding settings: Spatial, Differential, FS, FS+, RD-All, and RD-Fast. The experimental results are compared against JM, the H.264 reference software, with coding tools similar to those used in the proposed encoder. The most efficient results are presented in high frame rate scenarios. The Spatial, Differential, and RD-Fast settings are low-complexity solutions, saving more than 95% of the encoding time. On the other hand, the JM, FS, and FS+ present similar encoding times. The RD-Fast presents the best tradeoff between time and coding efficiency as it saves 95% of encoding time whereas increasing the BD-Rate in 67%. In fact, the three-dimensional transform shows to be a promising alternative for low-complexity video coding. However, it needs more study and further improvements to be competitive with modern video encoders in terms of coding efficiency.

Submitted by Aline Batista (alinehb.ufpel@gmail.com) on 2020-07-14T20:06:06Z No. of bitstreams: 2 license_rdf: 0 bytes, checksum: d41d8cd98f00b204e9800998ecf8427e (MD5) Tese_Cristiano_Flores_dos_Santos.pdf: 8108020 bytes, checksum: fbe363b66385a8f4b1af490c45077408 (MD5) Approved for entry into archive by Aline Batista (alinehb.ufpel@gmail.com) on 2020-07-16T03:09:00Z (GMT) No. of bitstreams: 2 Tese_Cristiano_Flores_dos_Santos.pdf: 8108020 bytes, checksum: fbe363b66385a8f4b1af490c45077408 (MD5) license_rdf: 0 bytes, checksum: d41d8cd98f00b204e9800998ecf8427e (MD5) Made available in DSpace on 2020-07-16T03:09:08Z (GMT). No. of bitstreams: 2 Tese_Cristiano_Flores_dos_Santos.pdf: 8108020 bytes, checksum: fbe363b66385a8f4b1af490c45077408 (MD5) license_rdf: 0 bytes, checksum: d41d8cd98f00b204e9800998ecf8427e (MD5) Previous issue date: 2020-04-17 Sem bolsa Atualmente, novas tecnologias para representação de cenas com maior rea-lismo estão sendo alvo de intensas pesquisas. Nesse contexto, os conteúdos multi-mídia em 3D estão ganhando foco e possibilitando aplicações como vídeos tele-imersivos, realidade virtual, aumentada e mista, mapeamento de objetos históricos e monumentos arquitetônicos, entre outras. As nuvens de pontos têm atraído a atenção de pesquisas atuais como forma de representação de conteúdos 3D diante do seu baixo custo computacional considerando aspectos como geração e manipulação dos dados, destacando-se assim frente a outras alternativas, como malhas (meshes). Porém, as-sim como em vídeos digitais 2D, o volume de dados gerados por nuvem de pontos sem compressão se torna proibitivo para a sua transmissão e armazenamento. No cenário de compressão de vídeo são exploradas redundâncias, entre elas, a redundância espacial (intra), e a redundância temporal (inter). No entanto, características inerentes às nuvens de pontos, como diferentes limites das caixas delimitadoras entre nuvens temporalmente vizinhas, assim como a presença de regiões oclusas ou esparsas, tornam desafiadora a exploração dessas predições na compressão de nuvens de pontos. Nesse sentido, a compressão de nuvem de pontos dinâmica, em especial as etapas de predição intra e inter nuvens, é um tema ativo e desafiador, ainda pouco explorado na literatura. Os trabalhos encontrados na literatura que tratam da predição inter nu-vens a partir de macroblocos, exploram apenas tamanho fixo e/ou exploram somente macroblocos colocalizados. Propostas mais recentes sugerem ainda planificar as nu-vens de pontos e utilizar codificadores de vídeos. No entanto, com essa abordagem a exploração do espaço tridimensional acaba sendo desprezada na etapa de predição inter nuvens. Esta tese tem como objetivo apresentar uma abordagem eficiente para predição na compressão de nuvens de pontos dinâmicas. A solução proposta contempla uma estimação de movimento baseada em macroblocos no espaço 3D, além da capacidade de operar sobre diferentes configurações de tamanhos de blocos, as-sim como um algoritmo de decisão de modo para escolher a melhor configuração baseada na relação entre taxa de bits e qualidade. A solução foi implementada e ava-liada seguindo as condições comuns de testes propostas pelo MPEG, que contempla a avaliação de cinco sequências de nuvens de pontos dinâmicas, cada uma com aproximadamente 300 nuvens de pontos. Os resultados de taxa e qualidade foram comparados com os obtidos no software âncora para compressão de nuvem de pontos dinâmica. As abordagens desenvolvidas apresentam ganho significativo, tanto em termos de qualidade como em taxa de compressão. Currently, new technologies for representing scenes with greater realism are the subject of intense research. In this context, 3D multimedia content is gaining focus and enabling applications such as tele-immersive videos, virtual, augmented and mixed reality, mapping of historical objects and architectural monuments, among other possibilities. Point clouds have attracted the attention of current research as a way of representing 3D content because of its low computational cost considering aspects such as data generation and manipulation, thus standing out against alternatives such as meshes. However, as in 2D digital videos, the volume of data generated by point clouds without compression becomes prohibitive for transmission and storage. In the video compression scenario, redundancies are explored, including spatial redundancy, called intra-frame prediction and temporal redundancy, called inter-frame. The temporal redundancy present in the videos, for example, allows the most significant gains in compression. However, characteristics inherent to the point cloud as different boundaries of the bounding boxes between temporally neighboring clouds, as well as the presence of occluded or sparse regions, makes it difficult to explore these predictions in compression. In this sense, dynamic point cloud compression, especially the intra and inter-cloud prediction stages, is an active and challenging topic, still little explored in the literature. The works found in the literature that deal with inter-cloud prediction through macroblocks, for example, explore only fixed size and/or explore only colocalized macroblocks. More recent proposals also suggest planning point clouds and using video encoders. However, with this approach, the exploration of three-dimensional space ends up being neglected in the inter-cloud prediction stage. This thesis aims to present an efficient approach to predict the compression of dynamic point clouds. The proposed solution includes a motion estimation based on macroblocks in 3D space, in addition to the ability to operate on different block size configurations, as well as a mode decision algorithm to choose the best configuration based on the relationship between bit rate and quality. The solution was implemented and evaluated following the common test conditions proposed by MPEG, which include the evaluation of five dynamic point cloud sequences, each with approximately 300 point clouds. The rate and quality results were compared with those obtained in the anchor software for dynamic point cloud compression. The approaches developed show significant gains, both in terms of quality and in compression rate.

Submitted by Aline Batista (alinehb.ufpel@gmail.com) on 2020-11-26T13:36:32Z No. of bitstreams: 2 license_rdf: 0 bytes, checksum: d41d8cd98f00b204e9800998ecf8427e (MD5) Tese_Roger_Endrigo_Carvalho_Porto.pdf: 5198897 bytes, checksum: a517ac30b9285b8eb8b7fc5bd1efe655 (MD5) Approved for entry into archive by Aline Batista (alinehb.ufpel@gmail.com) on 2020-11-26T13:53:46Z (GMT) No. of bitstreams: 2 license_rdf: 0 bytes, checksum: d41d8cd98f00b204e9800998ecf8427e (MD5) Tese_Roger_Endrigo_Carvalho_Porto.pdf: 5198897 bytes, checksum: a517ac30b9285b8eb8b7fc5bd1efe655 (MD5) Made available in DSpace on 2020-11-26T13:53:46Z (GMT). No. of bitstreams: 2 license_rdf: 0 bytes, checksum: d41d8cd98f00b204e9800998ecf8427e (MD5) Tese_Roger_Endrigo_Carvalho_Porto.pdf: 5198897 bytes, checksum: a517ac30b9285b8eb8b7fc5bd1efe655 (MD5) Previous issue date: 2020-04-13 Sem bolsa A eficiência energética tornou-se uma preocupação essencial no projeto de arquiteturas em hardware dedicadas a aplicações multimídia, especialmente se o alvo de aplicação for dispositivos móveis, onde o consumo de energia é fator crítico para a vida útil das baterias. Ao mesmo tempo é um grande desafio desenvolver algoritmos e arquiteturas de hardware de baixo consumo/potência mantendo a eficiência de codificação. Nesse contexto, o paradigma chamado computação aproximada é uma abordagem promissora para arquiteturas em hardware com baixo consumo. A computação aproximada toma por base a tolerância a erros de algumas aplicações para realizar simplificações. A partir dessas simplificações, é possível obter uma redução substancial no consumo energético. A codificação de vídeo é um exemplo de aplicação que pode ter seu consumo energético reduzido através da inserção de técnicas de computação aproximada, pois a aplicação de computação aproximada nos algoritmos das etapas de predição geralmente resulta em perdas aceitáveis nos resultados de eficiência de codificação. Levando essas questões em consideração, várias soluções de hardware com baixa dissipação de potência foram desenvolvidas e apresentadas nesta tese: uma arquitetura com foco na predição intraquadro, duas arquiteturas com foco na predição interquadros e um operador aritmético escalável. A arquitetura para cálculo de SAD na predição intraquadro é capaz de processar vídeos UHD 8K a 60 quadros por segundo obtendo redução de 27% na potência dissipada e impactos de 0,28% a 1,72% na eficiência da codificação. A primeira solução aproximada para predição interquadros é uma arquitetura para estimação de movimento com baixa dissipação de potência. Os impactos na eficiência da codificação foram de 0,6% a 2,5%, contrastando com redução na dissipação de potência de 7% a 11,5%. A segunda solução é uma arquitetura completa para estimação de movimento. Como resultado, a arquitetura projetada é capaz de processar vídeos UHD 8K em tempo real a uma taxa de 120 quadros por segundo, alcançando a maior taxa de processamento e a maior eficiência energética entre todos os trabalhos relacionados. Por fim, foi desenvolvido um somador escalável em precisão e energia que pode ser configurado para suportar uma grande variedade de pontos de operação de acordo com as necessidades da aplicação alvo. Energy efficiency has become a primary concern in the design of digital systems for multimedia, especially for mobile devices. At the same time, it is a big challenge to develop energy-aware algorithms and low-power hardware architectures while keeping the trade-off with coding efficiency. In this way, a promising approach for the design of energy-efficient digital systems is a paradigm called approximate computing. This approach explores the error-resiliency or error tolerance of some applications. The error tolerance combined with the limitations of the human vision system improves the efficiency of approximate computing in video coding applications. Video coding is an example of application that can be improved in energy efficiency by inserting approximate computing techniques. The introduction of a limited amount of approximate computing in the prediction steps algorithms often results in acceptable quality loss. With this in mind, several hardware solutions with low power dissipation were developed and presented in this Doctoral Thesis: one architecture aiming intraframe prediction, two architectures aiming interframe prediction and a power-precision scalable adder. The solution for intraframe prediction is an energy-quality scalable SAD unit. This architecture is able to process UHD 8K videos at 60 frames per second with power savings of 27% and a slight coding efficiency loss from 0.28% to 1.72%. The first approximate solution for interframe prediction is an architecture for motion estimation with low power dissipation. This architecture reached power savings from 7% to 11.5%. The impacts on the coding efficiency are negligible: between 0.6% and 2.5%. The second architecture is a complete solution for motion estimation. This solution can process UHD 8K videos in real time at 120 frames per second and have the highest throughput and the best result in terms of energy efficiency among all related works. Finally, a power-precision scalable adder has been developed. This operator is a dynamically configurable imprecise adder, supporting a wide range of applications.

Submitted by Aline Batista (alinehb.ufpel@gmail.com) on 2020-06-26T13:29:33Z No. of bitstreams: 2 license_rdf: 0 bytes, checksum: d41d8cd98f00b204e9800998ecf8427e (MD5) Dissertacao_Mateus_Goncalves.pdf: 7377782 bytes, checksum: 74388bffe6c0121e2cfe71cb5bea6151 (MD5) Approved for entry into archive by Aline Batista (alinehb.ufpel@gmail.com) on 2020-06-29T12:49:19Z (GMT) No. of bitstreams: 2 Dissertacao_Mateus_Goncalves.pdf: 7377782 bytes, checksum: 74388bffe6c0121e2cfe71cb5bea6151 (MD5) license_rdf: 0 bytes, checksum: d41d8cd98f00b204e9800998ecf8427e (MD5) Made available in DSpace on 2020-06-29T12:49:29Z (GMT). No. of bitstreams: 2 Dissertacao_Mateus_Goncalves.pdf: 7377782 bytes, checksum: 74388bffe6c0121e2cfe71cb5bea6151 (MD5) license_rdf: 0 bytes, checksum: d41d8cd98f00b204e9800998ecf8427e (MD5) Previous issue date: 2020-04-08 Fundação de Amparo à Pesquisa do Estado do Rio Grande do Sul - FAPERGS A recente evolução de tecnologias, ferramentas e dispositivos de aquisição e geração de modelos digitais em 3D tem possibilitado o desenvolvimento de aplicações nas áreas de robótica, arqueologia, realidades aumentada, virtual e mista, entre outras. Para representar dados em 3D, tem crescido o desenvolvimento e a utilização do formato de dados conhecido como nuvem de pontos, o qual consiste em um conjunto de pontos tridimensionais que formam a superfície externa de um objeto, servindo para representar tanto imagens estáticas como sequências dinâmicas. Sendo assim, passou a existir a necessidade de se definir padrões de codificação e de compressão de nuvens de pontos, de forma que diversos trabalhos têm sido publicados na área nos últimos anos. Neste contexto, o codec conhecido como Point Cloud Codec (PCC) surgiu como o software de referência na área de codificação de nuvens de pontos. O presente trabalho tem o objetivo de apresentar uma nova técnica de predição intraquadro que explora a redundância espacial existente em cada quadro de nuvem de pontos, verificando a similaridade entre um macrobloco a ser predito em um quadro e seus macroblocos vizinhos e informando, no bitstream codificado, a posição do macrobloco vizinho mais semelhante àquele que está em predição, para que tal informação possa ser utilizada pelo decodificador. O método proposto pode ser aplicado em conjunto com o método de predição intraquadro original do codec PCC, permitindo flexibilidade no processo de codificação para que este se adapte às características da nuvem de pontos. Assim, neste trabalho, foram realizados experimentos práticos com a finalidade de comparar o método proposto com o original em relação à qualidade objetiva de geometria e de textura e à taxa de bits codificados. A técnica proposta permite reduzir a taxa de bits em uma média de 13,74% em relação ao método de predição original do PCC, considerando-se os mesmos valores de qualidade objetiva. The recent evolution of technologies, tools and devices that perform acquisition and generation of 3D digital models has enabled the development of applications in several areas like robotics, archeology and augmented, virtual and mixed reality. In order to represent 3D data, the development and the utilization of the data format known as point cloud has been growing. A point cloud is made of a set of three dimensional points that form the external surface of an object and aims to represent both static images and dynamic sequences. Thus, as there is currently need to define point clouds encoding and compression standards, several works have been published in this area in recent years. In this context, the codec known as Point Cloud Codec (PCC) has emerged as the reference software in the area of point cloud compression. Therefore, this work aims to present a new intraframe prediction technique that explores the spatial redundancy in each point cloud frame by verifying the similarity between a macroblock to be predicted in a frame and its neighboring macroblocks. Then, the proposed scheme includes in the encoded bitstream the position of the most similar neighboring macroblock to the current macroblock; thus, this information can be used by the decoder. The proposed method can be employed together with the original intraframe prediction method of PCC, allowing more flexibility in the encoding process so that it adapts to the characteristics of the point cloud. Thus, in this work, several experiments were performed in order to compare the proposed method with the original PCC method regarding objective quality in terms of geometry and texture and the encoded bitrate. The proposed technique allows reducing the bitrate by 13,74% on average in comparison with the original PCC method, regarding the same objective quality values.

Submitted by Aline Batista (alinehb.ufpel@gmail.com) on 2020-06-26T13:51:13Z No. of bitstreams: 2 license_rdf: 0 bytes, checksum: d41d8cd98f00b204e9800998ecf8427e (MD5) Dissertacao_Murilo_Perleberg.pdf: 10578369 bytes, checksum: 7583d5fe1b6ffacd33baed010f3143a3 (MD5) Approved for entry into archive by Aline Batista (alinehb.ufpel@gmail.com) on 2020-06-29T12:49:40Z (GMT) No. of bitstreams: 2 Dissertacao_Murilo_Perleberg.pdf: 10578369 bytes, checksum: 7583d5fe1b6ffacd33baed010f3143a3 (MD5) license_rdf: 0 bytes, checksum: d41d8cd98f00b204e9800998ecf8427e (MD5) Made available in DSpace on 2020-06-29T12:49:49Z (GMT). No. of bitstreams: 2 Dissertacao_Murilo_Perleberg.pdf: 10578369 bytes, checksum: 7583d5fe1b6ffacd33baed010f3143a3 (MD5) license_rdf: 0 bytes, checksum: d41d8cd98f00b204e9800998ecf8427e (MD5) Previous issue date: 2020-04-06 Coordenação de Aperfeiçoamento de Pessoal de Nível Superior - CAPES Currently, there is a growing demand for video streaming through the internet, and also a crescent number of portable devices capable of capture and reproduce those videos. Moreover, the 3D videos allow an improved user experience when compared with traditional videos, since in the 3D videos the scene is simultaneously captured from different points of view. However, due to the amount of data required to represent digital videos, compression techniques are mandatory, which are a series of tools responsible for reducing the redundancies present in video data. In the 3D-High Efficiency Video Coding (3D-HEVC) standard, the most complex tool is the Motion Estimation (ME), while it is also responsible for a huge part of the compression efficiency of this standard. The ME is divided in Integer ME (IME), which performs the comparison a block from the frame being encoded with several candidate blocks from already encoded frames, searching for the candidate block most similar with the block being encoded, and the Fractional ME (FME), which performs a refinement around the candidate result of the IME. By default, the 3D-HEVC adopts the Test Zone Search (TZS) algorithm to select the candidates to be evaluated in the IME, since the TZS evaluates a reduced number of candidates without result in huge losses in image quality when compared with a full search algorithm, which compares all possible candidate blocks. Also, in 3D-HEVC the IME was applied in up to 24 different block sizes. This implies several redundant operations, where parts from a specific candidate can be compared with part of the block being encoded several times, besides a huge memory communication to perform the processing of several block sizes of each candidate block. Aiming at reducing these operation redundancies, it is possible to reuse the operations performed to small block sizes to compose the result of higher block sizes. This strategy also allows data reuse, since it reduces the memory access needed to obtain the samples to process all block sizes. There have only a few works on literature proposing hardware architectures for the IME of the 3D-HEVC standard. Between the IME works of other video coding standards, only a few presents solutions considering data and operations reuse strategies and a fast algorithm as TZS. Therefore, this work presents an IME hardware design adopting the TZS algorithm, with support to all block sizes supported by 3D-HEVC standard and with operations and data reuse strategies to take advantage of already processed operations and reduce the memory communication. The 3D-HEVC IME algorithm was modified aiming at an efficient hardware implementation, and the evaluations show that these modifications present an increase of 9.016% in the BD-rate metric. The developed IME architecture was synthesized for an ASIC with TSMC 40nm standard cells technology, and the results show that the hardware requires 269 K gates, while dissipates 108.48 mW when processing 3 views from different cameras, where each view is composed by the video of the two channels (Texture and Depth Maps) with FHD 1920x1080p resolution with 30 frames per second. The synthesis results have also indicated that the IME hardware design can process up to 3 views with UHD 3840x2160p resolution with 60 frames per second. Moreover, an FME architecture was also presented, which is able to evaluate all possible 48 fractional blocks around the IME result. Atualmente existe uma grande demanda por streaming de vídeos digitais através da internet, além de um crescente número de dispositivos móveis capazes de gravar e reproduzir estes vídeos. Além disso, vídeos em 3 Dimensões (3D) permitem ainda uma experiência maior do usuário se comparado com os videos tradicionais, visto que nos videos 3D a cena é capturada de pontos de vista diferentes. Contudo, devido a grande quantidade de dados necessários para representar os vídeos digitais, técnicas de compressão se tornam obrigatórias, as quais são uma série de ferramentas responsáveis por reduzir as redundâncias presentes nos dados dos vídeos. No padrão 3D-High Efficiency Video Coding (3D-HEVC), a etapa mais complexa é a Estimação de Movimento (ME), a qual é também a etapa responsável por grande parte da eficiência de compressão deste padrão. A ME é divida em Estimação de Movimento Inteira (IME), a qual realiza a comparação de um bloco do quadro que está sendo codificado com diversos blocos candidatos de quadros já codificados em busca do bloco candidato mais similar ao bloco sendo codificado, e a Estimação de Movimento Fracionária (FME), a qual realiza um refinamento sobre o candidato resultante da IME. Por padrão, o 3D-HEVC utiliza o algoritmo Test Zone Search (TZS) para escolher os candidatos a serem avaliados pela IME, visto que o TZS realiza a avaliação de um número reduzido de candidatos sem resultar em grandes perdas na qualidade da imagem quando comparado com o algoritmo de busca completa, que avalia todos os blocos possíveis. Além disso, no 3D-HEVC a ME pode ser aplicada sobre blocos de até 24 diferentes tamanhos. Isso implica na ocorrência de diversas operações redundantes, onde uma parte de um dos blocos candidatos pode ser comparada com uma parte do bloco sendo codificado inúmeras vezes, além de uma enorme comunicação com a memória para realizar o processamento dos diferentes tamanhos de bloco de cada bloco candidato. Visando a redução das operações redundantes, é possível reutilizar as operações realizadas em blocos pequenos para compor o resultado dos blocos maiores. Esta estratégia também permite o reuso de dados, visto que será reduzindo o número de acessos a memória necessários para obter as amostras de todos os tamanhos de bloco. Existem apenas poucos trabalhos na literatura propondo arquiteturas de hardware para a IME do padrão 3D-HEVC. Dos trabalhos de IME para outros padrões de codificação, apenas poucos apresentam soluções considerando estratégias de reuso de dados e operações e um algoritmo rápido como o TZS. Portanto, este trabalho apresenta uma arquitetura de IME adotando o algoritmo TZS, com suporte a todos os tamanhos de bloco suportados pelo 3D-HEVC e utilizando estratégias de reuso de operações para obter vantagem das operações já processados. O algoritmo de IME do 3D-HEVC foi alterado visando uma implementação de hardware eficiente, e experimentos mostraram que essas modificações apresentam um aumento de 9,016% na métrica BD-rate. A arquitetura de IME desenvolvida foi sintetizada para ASIC utilizando a biblioteca de células padrão de 40nm da TSMC, e os resultados mostraram que a arquitetura requer 269 K gates, enquanto dissipa 108,48 mW quando processa 3 vistas de diferentes câmeras, sendo cada vista é composta pelo video dos 2 canais (textura e mapas de profundidade) com resolução de FHD 1920x1080p com 30 quadros por segundo. Os resultados de síntese também mostraram que a arquitetura de IME é capaz de processar até 3 vistas com resolução UHD 3840x2160p e com uma taxa de mostragem de 60 quadros por segundo. Além disso, uma arquitetura de FME também é apresentada, capaz de avaliar todos os 48 possiveis blocos fracionarios ao redor do resultado da IME.

Submitted by Aline Batista (alinehb.ufpel@gmail.com) on 2020-06-26T13:13:35Z No. of bitstreams: 2 license_rdf: 0 bytes, checksum: d41d8cd98f00b204e9800998ecf8427e (MD5) Dissertacao_Italo_Machado.pdf: 2901971 bytes, checksum: 7f34b5c1d02f1e49e75d68d403e3456a (MD5) Approved for entry into archive by Aline Batista (alinehb.ufpel@gmail.com) on 2020-06-29T12:49:01Z (GMT) No. of bitstreams: 2 Dissertacao_Italo_Machado.pdf: 2901971 bytes, checksum: 7f34b5c1d02f1e49e75d68d403e3456a (MD5) license_rdf: 0 bytes, checksum: d41d8cd98f00b204e9800998ecf8427e (MD5) Made available in DSpace on 2020-06-29T12:49:10Z (GMT). No. of bitstreams: 2 Dissertacao_Italo_Machado.pdf: 2901971 bytes, checksum: 7f34b5c1d02f1e49e75d68d403e3456a (MD5) license_rdf: 0 bytes, checksum: d41d8cd98f00b204e9800998ecf8427e (MD5) Previous issue date: 2020-03-02 Coordenação de Aperfeiçoamento de Pessoal de Nível Superior - CAPES Devido ao alto consumo energético do processo de codificação de vídeo dos codificadores HEVC e ao fato de que estes deverão ser executados em bilhões de dispositivos móveis que possuem reservas de energia limitadas, é de extremo interesse reduzir o consumo energético destes softwares. Para isto, foram propostos controladores de energia que gerenciam o consumo energético de codificadores HEVC através da seleção dinâmica de diferentes Pontos de Controle (PCs). Apesar da tarefa de avaliar e selecionar este conjunto de PCs ser uma complexa otimização multiobjetivo e crucial para a eficiência do controle, as metodologias aplicadas para realizar esta análise utilizam técnicas de seleção que possuem aspectos que podem ser melhorados. Pois as atuais metodologias de análise de sensibilidade necessitam que um especialista crie e selecione manualmente os PCs, o que impossibilita a avaliação de um conjunto aceitável de configurações e que o desenvolvedor escolha com precisão a heterogeneidade no consumo de seus PCs. Desta forma, esta dissertação apresenta o RDE-AGMO do inglês Rate-Distortion-Energy, um algoritmo genético multiobjetivo (AGMO) capaz de selecionar configurações eficientes e com consumos energéticos específicos para codificadores de vídeo. O RDE-AGMO é capaz de realizar o processo de análise de sensibilidade de forma mais veloz, autônoma e abrangente do que as metodologias atualmente utilizadas enquanto proporciona benefícios ao comportamento do controlador. Além disto, devido a generalidade do algoritmo, este pode ser aplicado a qualquer codificador e variável de controle (energia, tempo, complexidade aritmética) sem precisar de grandes modificações. Ao observarmos o impacto da utilização do RDE-AGMO no desenvolvimento de um controlador foi possível notar que houve uma melhora na distribuição energética da sua tabela de PCs, com o erro médio quadrático das configurações diminuindo de 41% para 16%. Esta melhor distribuição no consumo dos PCs consequentemente aumentou a faixa de controle possível de um máximo de 30% de redução energética para 70%. Ademais, o BD-BR médio causado pelo controle energético caiu de 4,07% para 3,45% em troca de um acréscimo no erro do consumo obtido em relação ao desejado de apenas 2,45%. Due to the high energy consumption of the video encoding process of HEVC encoders and the fact that they must be executed on billions of mobile devices that have limited energy reserves, it is of extreme interest to reduce the energy consumption of these applications. Aiming to achieve reduction, energy controllers that manage the energy consumption of HEVC encoders have been proposed. Thereunto, these controls have a set of configurations called Control Points (PCs) that are dynamically selected to reduce or increase their consumption when necessary. This set of PCs is extremely important for the performance of the controller and is assembled through the sensitivity analysis process. Despite this being a complex task of multiobjective optimization and crucial for the efficiency of the controller, the methods applied to carry out this technical selection analysis presents aspects that can be improved. Since the current sensitivity analysis methodologies require an expert to manually create and select PCs, it is impossible to evaluate an acceptable set of configurations and for the developer to accurately choose the consumption heterogeneity of their PCs. Therefore, this dissertation presents the RDE-AGMO Rate-Distortion-Energy Multiobjective Genetic Algorithm, a multiobjective genetic algorithm (MOGA) capable of selecting efficient configurations with specific energy consumptions for video encoders. The RDEAGMO is able to carry out the sensitivity analysis process in a faster, autonomous and comprehensive way than the currently used methodologies while providing benefits to the controller’s behavior. Furthermore, due to the generality of the algorithm, it can be applied to any coder and controller variable (energy, time, arithmetic complexity) without requiring major modifications. When observing the impact of the RDE-AGMO applicated in the development of a controller, it was possible to notice that there was an improvement in the energy distribution of its PC table, with the mean square error of the configurations decreasing from 41% to 16%. This better distribution in the consumption of PCs consequently increased the possible control range from a maximum of 30% of energy reduction to 70%. Additionally, the average BD-BR caused by the energy controller decreased from 4.07% to 3.45% in exchange for an increase in the consumption error obtained in relation to the desired of only 2.45%.

Submitted by Aline Batista (alinehb.ufpel@gmail.com) on 2019-07-16T14:10:40Z No. of bitstreams: 2 license_rdf: 0 bytes, checksum: d41d8cd98f00b204e9800998ecf8427e (MD5) Dissertacao_Mario_vf.pdf: 2965769 bytes, checksum: 2c75cbd77b8f8129e078cb6c0ff8116d (MD5) Approved for entry into archive by Aline Batista (alinehb.ufpel@gmail.com) on 2019-07-16T14:13:34Z (GMT) No. of bitstreams: 2 license_rdf: 0 bytes, checksum: d41d8cd98f00b204e9800998ecf8427e (MD5) Dissertacao_Mario_vf.pdf: 2965769 bytes, checksum: 2c75cbd77b8f8129e078cb6c0ff8116d (MD5) Made available in DSpace on 2019-07-16T14:13:44Z (GMT). No. of bitstreams: 2 license_rdf: 0 bytes, checksum: d41d8cd98f00b204e9800998ecf8427e (MD5) Dissertacao_Mario_vf.pdf: 2965769 bytes, checksum: 2c75cbd77b8f8129e078cb6c0ff8116d (MD5) Previous issue date: 2019-07-09 Coordenação de Aperfeiçoamento de Pessoal de Nível Superior - CAPES Esta dissertação apresenta uma solução para redução do tempo de codificação dos mapas de profundidade no 3D-High Efficiency Video Coding (3D-HEVC). Com a inserção dos mapas de profundidade no 3D-HEVC é possível reduzir significativamente o tamanho do vídeo codificado e transmistido para o decodificador. No entanto, os dados dos mapas de profundidade devem ser codificados de forma eficiente para que seja possível gerar as vistas sintetizadas com boa qualidade visual. Além das ferramentas utilizadas para codificar os dados de textura, o 3D-HEVC adiciona novas ferramentas desenvolvidas para codificação dos mapas de profundidade avaliando diversos tamanhos de blocos e modos de codificação, e isso gera um alto custo computacional. Este trabalho propõe uma abordagem com a utilização da mineração de dados para treinar seis árvores de decisão com informações extraídas do software de referência 3D-HEVC Test Model (3D-HTM) 16.0. Cada árvore de decisão é responsável por decidir se a Unidade de Codificação (UC) que está sendo codificada deve ser dividida em tamanhos menores. As árvores de decisão foram construídas para tamanhos de UCs 64×64, 32×32 e 16×16 e três árvores de decisão são especializadas para quadros I e três especializadas para quadros P e B. Avaliando a solução com o 3D-HTM 16.0 foi possível alcançar uma redução no tempo total de execução de 52% com um impacto desprezível de 0,18% considerando o Bjontegaard Delta-rate (BD-rate), quando comparado ao 3D-HTM sem modificações. Além disso, os resultados demonstraram que a solução supera os resultados alcançados pelos trabalhos relacionados. This dissertation presents a solution for time reduction in 3D-High Efficiency Video Coding (3D-HEVC) depth maps coding. With the insertion of depth maps in 3D-HEVC was possible significantly reduce the size of the encoded and transmitted video. However, the depth maps should be efficiently encoded for generating synthesized views with good visual quality. In addition to the tools used to encode texture data, the 3D-HEVC adds new tools developed for encoding depth maps evaluating many block sizes and encoding modes generating a high computational cost. This work proposes an approach, which uses data mining technique for training six decision trees with information extracted from reference software 3D-HEVC Test Model (3D-HTM) 16.0. Each decision tree is responsible to decide if the evaluated Coding Unit (CU) should be divided into smaller sizes. The decision trees were constructed for Coding Units (CUs) sizes 64×64, 32×32 and 16×16 and three decision trees are specialized for I-frames and three specialized for P- and B-frames. When evaluating the solution with 3D-HTM 16.0 was possible to save 52% of total execution time with a negligible impact in Bjontegaard Delta-rate (BD-rate) of 0.18%, when compared to 3D-HTM without modifications. Besides, the results demonstrated that the solution outperformed the related works.

Submitted by Aline Batista (alinehb.ufpel@gmail.com) on 2019-10-22T13:00:40Z No. of bitstreams: 2 license_rdf: 0 bytes, checksum: d41d8cd98f00b204e9800998ecf8427e (MD5) Dissertacao_JONES_WILLIAM_GOEBEL.pdf: 6528320 bytes, checksum: a430b7a2094b4055aa818110c2d33d1c (MD5) Made available in DSpace on 2019-10-22T13:00:40Z (GMT). No. of bitstreams: 2 license_rdf: 0 bytes, checksum: d41d8cd98f00b204e9800998ecf8427e (MD5) Dissertacao_JONES_WILLIAM_GOEBEL.pdf: 6528320 bytes, checksum: a430b7a2094b4055aa818110c2d33d1c (MD5) Previous issue date: 2019-03-07 Sem bolsa Os vídeos digitais estão presentes cada vez mais no nosso dia-a-dia, justamente pelo aumento do número de dispositivos eletrônicos que são capazes de manipular os vídeos e também pela redução do custo da produção dos dispositivos. A codificação de vídeo tem o objetivo em reduzir o tamanho do vídeo respeitando a relação entre qualidade do vídeo e o tamanho do bitstream. Para atender estes requisitos, inúmeros codificadores foram desenvolvidos, sendo que cada codificador visa atender a demanda e as restrições de desempenho vigentes em sua época de desenvolvimento. Desta forma, podemos citar alguns codificadores importantes na atualidade: H.264 e HEVC e VP9. Tais codificadores são definidos por órgãos de padronização internacionais e seu uso é submetido ao pagamento de royalties para os casos do H.264 e HEVC. Diante disto, Google, Xiph e Cisco deram início a uma aliança chamada AOMedia (Alliance for Open Media) e definiram um novo codificador de vídeo, onde, a partir dos codificadores previamente desenvolvidos por estas empresas, iniciou-se o desenvolvimento do AV1 (AOMedia Video 1). A proposta do AV1 é justamente ser um codificador livre de royalties e de código aberto. Nos codificadores de vídeo atuais, a predição intraquadro é o módulo responsável por reduzir a redundância espacial entre amostras vizinhas dentro de um mesmo quadro. O AV1 trouxe novas técnicas para a predição intraquadro, tornando-a mais complexa e eficiente. Dentre as novas técnicas podemos citar o modo Croma from Luma e os intrafiltros, além disso o AV1 estendeu a predição intraquadro para 19 tamanhos de blocos. A arquitetura desenvolvida neste trabalho visa abordar uma solução arquitetural para a decodificação intraquadro do padrão de codificação AV1. No decorrer da dissertação será explicado a estratégia de modelamento utilizado para desenvolver a arquitetura como também os módulos que a compõem. A arquitetura decodificador intraquadro AV1 (DIAV1) foi sintetizada em ASIC considerando três casos de estudo, que visam retratar a operação da arquitetura desde cenários pessimistas até cenários mais realistas. Os resultados demostram que a DIAV1 pode operar nestes três cenários tendo uma potência dissipada que pode variar desde 76,03 mW até 16,9 mW, de acordo com o cenário pretendido Digital videos are increasingly present in our daily lives, precisely because of the increase in the number of electronic devices that are able to handle the videos and also by the reduction of the cost of the production of the devices. Video encoding aims to reduce video size by respecting the relationship between video quality and bitstream size. To meet these requirements, numerous encoders have been developed, each encoder aiming to meet the demand and the performance constraints in force at the time of its development. In this way, we can cite some important coders currently: H.264 and HEVC and VP9. Such coders are defined by international standardization bodies and their use is subject to the payment of royalties. As a result, Google, Xiph, and Cisco started an alliance called AOMedia (Alliance for Open Media) and defined a new video encoder, AV1 (AOMedia Video 1). The AV1 proposal is to be a royalty-free and open-source encoder. In current video encoders, the intra-frame prediction is the module responsible for reducing spatial redundancy between neighboring samples within the same frame. AV1 has introduced new techniques for intra-frame prediction, making it more complex and efficient.Among the new techniques we can mention the Croma from Luma mode and the intrafilters, in addition, the AV1 extended the intra-frame prediction for 19 block sizes. The architecture developed in this work aims to approach an architectural solution for the intra-frame decoding of the coding standard AV1. In the course of the dissertation will be explained the modeling strategy used to develop the architecture as well as the modules that compose it. The intraframe decoder architecture AV1 (DIAV1) was synthesized in ASIC considering three case studies, which aim to portray the operation of the architecture from pessimistic scenarios to more realistic scenarios. The results show that DIAV1 can operate in these three scenarios having a dissipated power that can vary from 76.03 mW to 16.9 mW, according to the desired scenario.

Submitted by Aline Batista (alinehb.ufpel@gmail.com) on 2019-04-24T14:35:14Z No. of bitstreams: 2 license_rdf: 0 bytes, checksum: d41d8cd98f00b204e9800998ecf8427e (MD5) Dissertacao_Alex_Borges.pdf: 4533847 bytes, checksum: 0a797858c78c8fc3f817146e95cb8ef9 (MD5) Approved for entry into archive by Aline Batista (alinehb.ufpel@gmail.com) on 2019-04-24T17:41:57Z (GMT) No. of bitstreams: 2 license_rdf: 0 bytes, checksum: d41d8cd98f00b204e9800998ecf8427e (MD5) Dissertacao_Alex_Borges.pdf: 4533847 bytes, checksum: 0a797858c78c8fc3f817146e95cb8ef9 (MD5) Made available in DSpace on 2019-04-24T17:42:06Z (GMT). No. of bitstreams: 2 license_rdf: 0 bytes, checksum: d41d8cd98f00b204e9800998ecf8427e (MD5) Dissertacao_Alex_Borges.pdf: 4533847 bytes, checksum: 0a797858c78c8fc3f817146e95cb8ef9 (MD5) Previous issue date: 2019-02-14 Sem bolsa O atual estado da arte em codificação de vídeos, o HEVC, foi desenvolvido para abarcar vídeos em alta definição (HD). No entanto, apesar de oferecer suporte para vídeos em ultra alta resolução (UHD), suas ferramentas não são eficientes para tratar esse tipo de mídia. Mesmo assim, é o HEVC que melhor oferece resultados de compressão de vídeos atualmente. Entretanto, o HEVC possui elevados custos de utilização (royalties), principalmente para empresas de streaming de vídeos. A fim de oferecer um padrão de codificação de vídeo a um preço acessível para as empresas de streaming, a Alliance for Open Media (AOMedia) foi fundada. A AOMedia desenvolveu o AOMedia Video 1 (AV1), que é focado em vídeos UHD para streaming, e lançou no início de 2018 a sua primeira especificação de bitstream. O AV1 é computacionalmente intensivo para uso comercial, pois trabalhos apontam um tempo de codificação que supera em 50 vezes o tempo de codificação do HEVC. Mesmo o AV1 necessitando de otimizações para permitir processamento de vídeo em tempo aceitável, é do interesse da indústria de streaming de vídeos que seus produtos sejam oferecidos com menor custo aos seus clientes. Para tanto, modificar o formato dos vídeos se torna crucial numa estratégia empresarial por diversas razões, como tornar o custo do serviço mais acessível ou permitir uma compatibilidade maior entre cliente e servidor. Para tanto, utilizam-se técnicas de transcodificação de vídeos, no qual o arquivo codificado é transformado em outro formato. Este trabalho apresenta um conjunto de soluções para permitir uma aceleração do tempo de transcodificação dos vídeos codificados em HEVC para o AV1. Essas transcodificações fazem uso do reaproveitamento de informações de particionamentos do bitstream do HEVC para simplificar decisões durante o processo de recodificação do AV1. Foram desenvolvidas quatro propostas que atingem diferentes níveis de redução de complexidade através do uso de diferentes níveis de agressividade. Utiliza-se de um conceito denominado nível de profundidade para limitar o processamento em cada uma das propostas. Dentre as propostas apresentadas, destaca-se a solução que apresentou menor aumento de BD-Rate por porcentagem de tempo reduzida na transcodificação, que apresentou uma redução de 35% do tempo de codificação do AV1 a um custo de aumento médio de 5,7% do BD-rate do vídeo. Os testes foram realizados com vídeos em três resoluções diferentes (HD720, HD1080 e UHD4K). As computer systems and network infrastructures evolve, video technologies evolve together. The current state-of-the-art video coding standard, the High Efficiency Video Coding (HEVC), is focused on the encoding of high-definition (HD) videos. Although it supports ultra-high definition (UHD) videos as well, HEVC tools are not efficient at handling such media. Even so, HEVC is still the standard that achieves the best compression results currently. However, the use of HEVC incurs in non-negligible costs due to royalty policies, especially for video streaming companies. This way, in order to provide an affordable video format for streaming companies, the Alliance for Open Media (AOMedia) was founded. AOMedia developed the AOMedia Video 1 (AV1) format, which is focused on UHD videos for streaming, and launched in early 2018 its first bitstream specification. AV1 is computationally intensive for commercial use, because its encoding time exceeds in 50 times the encoding time of HEVC. Despite of that, it is in the interest of the video streaming industry that the content is offered with no royalty costs to customers. To do so, modifying the format of current content becomes crucial in a business strategy, such as making the cost of the service more accessible or allowing greater compatibility between client and server. To do so, video transcoding techniques are used, in which the encoded file is transformed into another format. This work presents a set of solutions to allow the acceleration of the transcoding process between HEVC and AV1. These solutions are based on the reuse of HEVC bitstream partitioning information to simplify decisions during the AV1 reencoding process. Four proposals have been developed that reach different levels of transcoding time reduction through the use of different aggressiveness levels. A concept called depth level is used to limit the encoder operation in each solution. The most prominent of these four proposals is able to achieve an transcoding time reduction of 35% at an average BD-rate increase of 5.7%. The tests were performed with videos in three different resolutions (HD720, HD1080 and UHD4K) and the best results were achieved precisely in ultra-high resolution videos, the main focus of AV1.

Submitted by Aline Batista (alinehb.ufpel@gmail.com) on 2019-04-24T15:43:09Z No. of bitstreams: 2 license_rdf: 0 bytes, checksum: d41d8cd98f00b204e9800998ecf8427e (MD5) Dissertacao_Livia_Silva_do_Amaral.pdf: 5822236 bytes, checksum: a2c2f3d66c6f14cf32c59cc7892d4b59 (MD5) Approved for entry into archive by Aline Batista (alinehb.ufpel@gmail.com) on 2019-04-24T17:43:15Z (GMT) No. of bitstreams: 2 license_rdf: 0 bytes, checksum: d41d8cd98f00b204e9800998ecf8427e (MD5) Dissertacao_Livia_Silva_do_Amaral.pdf: 5822236 bytes, checksum: a2c2f3d66c6f14cf32c59cc7892d4b59 (MD5) Made available in DSpace on 2019-04-24T17:43:26Z (GMT). No. of bitstreams: 2 license_rdf: 0 bytes, checksum: d41d8cd98f00b204e9800998ecf8427e (MD5) Dissertacao_Livia_Silva_do_Amaral.pdf: 5822236 bytes, checksum: a2c2f3d66c6f14cf32c59cc7892d4b59 (MD5) Previous issue date: 2018-04-09 Coordenação de Aperfeiçoamento de Pessoal de Nível Superior - CAPES O número elevado de acessos à memória durante a codificação de vídeo gera uma preocupação grande com o consumo de energia e a vida útil da bateria de dispositivos que lidam com vídeos digitais. Na tentativa de reduzir a redundância temporal presente em quadros vizinhos, a estimação de movimento (Motion Estimation - ME) busca blocos de quadros de referência na memória externa e compara ao bloco atual, que está sendo codificado. Esta comunicação entre a unidade de processamento e a memória é numerosa e gera um elevado consumo de energia, resultando em uma menor durabilidade de bateria em dispositivos móveis. Neste sentido, este trabalho realiza uma análise do comportamento dos acessos do algoritmo de estimação de movimento Test Zone Search e, a partir dela, propõe um projeto de memória de busca e um gerenciador dinâmico de estimação de movimento centrado nesta memória. Este gerenciador divide a memória interna em dois setores e desliga o setor mais externo quando este não é relevante para a ME. Com o desligamento de setores, este gerenciamento dinâmico reduz o consumo estático e também diminui o número de acessos durante a ME, reduzindo também o consumo dinâmico. Neste trabalho, onze modos de gerenciamento dinâmico foram avaliados. Com um desses modos e para um conjunto variado de vídeos de alta resolução, o uso do gerenciamento dinâmico de memória alcançou uma média de 43,59% de redução no consumo de energia, com uma variação negligível em BD-Rate de 0,49%. The high number of memory accesses during video encoding leads to a high concern related to energy consumption and battery life of mobile devices that handle digital videos. In an attempt to reduce the temporal redundancy present in neighboring frames, the ME searches for blocks of reference frames in the external memory and compares it to the current block, which is being coded. This communication between the processing unit and the external memory is numerous and causes a high energy consumption, resulting in a shorter battery life in mobile devices. Thus, considering the high number of accesses to external memory, solutions for the reduction of memory bandwidth in video coding systems should be explored. In this sense, this work performs an analysis of the distribution of the accesses of the algorithm of motion estimation Test Zone Search and, from this analysis, proposes a static memory design and a dynamic management for motion estimation from this memory. The dynamic manager splits the internal memory into two sectors and shuts off the outermost sector when it is not relevant to ME. With the sectors shutdown, this dynamic management reduces the static consumption and also decreases the number of accesses during the ME, also reducing the dynamic consumption. In this work, eleven modes of dynamic management were evaluated. With one of these modes and for a varied set of high-resolution videos, the use of memory dynamic management achieved an average of 43.59% reduction in power consumption, with negligible variation in BD-Rate of 0.49%.

Submitted by Aline Batista (alinehb.ufpel@gmail.com) on 2022-07-15T16:56:02Z No. of bitstreams: 2 license_rdf: 0 bytes, checksum: d41d8cd98f00b204e9800998ecf8427e (MD5) Dissertacao_Luciano_Almeida.pdf: 4704166 bytes, checksum: 07034f6a1143ea756df75a74d71ba50f (MD5) Approved for entry into archive by Aline Batista (alinehb.ufpel@gmail.com) on 2022-07-15T16:59:12Z (GMT) No. of bitstreams: 2 license_rdf: 0 bytes, checksum: d41d8cd98f00b204e9800998ecf8427e (MD5) Dissertacao_Luciano_Almeida.pdf: 4704166 bytes, checksum: 07034f6a1143ea756df75a74d71ba50f (MD5) Made available in DSpace on 2022-07-15T16:59:13Z (GMT). No. of bitstreams: 2 license_rdf: 0 bytes, checksum: d41d8cd98f00b204e9800998ecf8427e (MD5) Dissertacao_Luciano_Almeida.pdf: 4704166 bytes, checksum: 07034f6a1143ea756df75a74d71ba50f (MD5) Previous issue date: 2018 Sem bolsa Multimedia applications, such as digital videos, are very popular nowadays, especially on mobile devices. Moreover, there is an expectation of continuous growth of the Internet-based digital videos traffic throughout the next years. Video coders, e.g. the High Efficiency Video Coding (HEVC), are very important in this context as the video coders can rationalize Internet resources by reducing the amount of video-related data flowing through the network. Unfortunately, this data reduction requires a huge computational effort. Thus, hardware accelerators can be used as a feasible solution, providing high-throughput on low-power. The HEVC residual coding loop (RCL), composed of direct transform, direct quantization, inverse quantization, and inverse transform, is a highly-requested stage of video coding standards since it is used multiple times to test several coding modes (CMs). Therefore, the objective of this work is to provide multiple energy/quality-aware dedicated hardware solutions to increase throughput for the components of RCL in HEVC, allowing real time processing of many CM by the RCL. Thus, the HEVC encoder using the presented solutions is expected to be more coding efficient than the ones using the solution proposed by the existing related works. Innovative solutions are proposed in this work to increase throughput, which has direct impact on the coding efficiency in the RCL components, with low power dissipation. A direct DCT was proposed based on the Fast Fourier Transform (FFT), which allows an intensive hardware reuse, and energy-consumption reduction, able to operate up to 2.54 GHz while dissipating 12.33 mW of power; an energy/quality scalable inverse DCT is presented using a bypass engine based on statistical analysis, setting a trade-off between coding-efficiency and energy-efficiency, which operates up to 737.46 MHz and dissipates between 13.87 mW and 16.84 mW; and a project space exploration of quantization architectures is also presented, with power dissipation of 152.13 mW and 31.15 mW at 888.10 Mhz and 1.36 GHz, respectively, including an integrated direct/inverse quantization, which reduces the number of arithmetical operations by integrating direct quantization and inverse quantization, dissipating 369.37 mW at 1.68 GHz. The developed hardware architectures are able to process up to 108, 32, 38, 58, and 72 CM of UHD 4K videos at 60fps for the DCT, IDCT, direct quantization, inverse quantization, and integrated direct/inverse quantization hardware architectures, respectively. When compared with related works, the developed RCL components hardware architectures can operate on higher frequencies, present higher throughputs, and are more energy efficient. Aplicações multimídia, como vídeos digitais, são muito populares hoje em dia, especialmente em dispositivos móveis. Além disso, há uma expectativa de crescimento contínuo do tráfego de vídeos digitais baseados na Internet nos próximos anos. Codificadores de vídeo, como o HEVC (do inglês High-Efficiency Video Coding), são muito importantes neste contexto, pois os codificadores de vídeo podem racionalizar os recursos da Internet reduzindo o tráfego de dados relacionados a vídeos na rede. Infelizmente, essa redução no volume de dados requer um enorme esforço computacional. Assim, o uso de aceleradores de hardware se apresenta como uma solução viável, pela sua capacidade de apresentar alto throughput e baixo consumo energético. O laço de codificação residual do HEVC (RCL, do inglês Residual Coding Loop), composto por transformada direta, quantificação direta, quantização inversa e transformada inversa, é um estágio altamente solicitado de padrões de codificação de vídeo, pois é usado para testar vários modos de codificação. Portanto, o objetivo deste trabalho é fornecer soluções de hardware dedicadas com foco em eficiência energética e no aumento do throughput dos componentes do RCL no HEVC, permitindo que os componentes do RCL possam processar diversos modos de codificação em tempo real. Assim, o codificador HEVC que usa as soluções apresentadas deverá ser mais eficiente em termos de codificação do que os que usam as soluções propostas pelos trabalhos relacionados existentes. Este trabalho propõe soluções inovadoras para aumentar o throughput dos componentes do RCL, com impacto direto na eficiência de codificação e baixa dissipação de energia. A DCT, proposta com base na Transformada Rápida de Fourier (FFT, do inglês Fast Fourier Transform), permite a reutilização intensiva de hardware e redução de consumo de energia, sendo capaz de operar a até 2,54 GHz enquanto dissipa 12,33 mW de potência; uma IDCT com compromisso entre energia e qualidade é apresentada usando um mecanismo de bypass com base em análise estatística, estabelecendo um compromisso entre eficiência de codificação e eficiência energética, opera até 737,46 MHz e dissipa entre 13,87 mW e 16,84 mW; uma exploração do espaço de projeto de arquiteturas de quantização também é apresentada, com uma dissipação de potência entre 152,13 mW e 31,15 mW a 888,10 Mhz e 1,36 GHz, respectivamente; um módulo integrado de quantização direta e inversa que reduz o número de operações aritméticas integrando quantização direta e quantificação inversa, dissipando 369,37 mW a 1,68 GHz. As arquiteturas de hardware desenvolvidas são capazes de processar até 108, 32, 38, 58 e 72 modos de codificação de vídeos UHD 4K a 60fps para DCT, IDCT, quantização direta, quantização inversa e a arquitetura integrada de quantização direta e inversa, respectivamente. Comparado aos trabalhos relacionados, as arquiteturas de hardware dedicadas para os componentes da RCL operam com frequências mais altas, apresentam throughputs maiores e são mais eficientes energeticamente.

Submitted by Aline Batista (alinehb.ufpel@gmail.com) on 2017-03-24T19:14:01Z No. of bitstreams: 2 license_rdf: 0 bytes, checksum: d41d8cd98f00b204e9800998ecf8427e (MD5) Desenvolvimento arquitetural para a predição intraquadro do padrão HEVC de codificação de vídeos.pdf: 11703839 bytes, checksum: b4fcaf7b13849f6ab8c064bbe056ca11 (MD5) Approved for entry into archive by Aline Batista (alinehb.ufpel@gmail.com) on 2017-04-05T19:13:18Z (GMT) No. of bitstreams: 2 Desenvolvimento arquitetural para a predição intraquadro do padrão HEVC de codificação de vídeos.pdf: 11703839 bytes, checksum: b4fcaf7b13849f6ab8c064bbe056ca11 (MD5) license_rdf: 0 bytes, checksum: d41d8cd98f00b204e9800998ecf8427e (MD5) Made available in DSpace on 2017-04-05T19:13:26Z (GMT). No. of bitstreams: 2 Desenvolvimento arquitetural para a predição intraquadro do padrão HEVC de codificação de vídeos.pdf: 11703839 bytes, checksum: b4fcaf7b13849f6ab8c064bbe056ca11 (MD5) license_rdf: 0 bytes, checksum: d41d8cd98f00b204e9800998ecf8427e (MD5) Previous issue date: 2017-02-13 Sem bolsa A codificação de vídeo é uma área essencial atualmente devido ao crescente aumento do número de aplicações e dispositivos eletrônicos capazes de manipular vídeos digitais de alta resolução. Com o aumento da diversidade de aplicações e com o surgimento de resoluções muito grandes como UHD 4K (3840x2160 pixels) e UHD 8K (7680x4320 pixels), foi concebido o padrão HEVC, o mais recente padrão de codificação de vídeo elaborado pelos grupos ITU-T VCEG e ISO/IEC MPEG. O HEVC é capaz de atingir as mais elevadas taxas de compressão e qualidade visual dentre todos os padrões já desenvolvidos por estes grupos. Nos padrões de codificação de vídeo, a predição intraquadro é o módulo responsável por reduzir a redundância espacial entre amostras vizinhas dentro de um mesmo quadro. O padrão HEVC define diversas novas técnicas para a predição intraquadro, tornando-a muito mais eficiente e complexa. Esta dissertação apresenta o desenvolvimento arquitetural de soluções para o módulo de predição intraquadro do padrão HEVC com diferentes objetivos de taxa de processamento, qualidade de compressão, custo em área e dissipação de potência. Todas arquiteturas desenvolvidas foram descritas em VHDL e sintetizadas para tecnologia NanGate 45 nm 0,95 v. Os resultados mostram que as arquiteturas atingem seus diferentes objetivos individuais de utilização de recursos de hardware, dissipação de potência, eficiência energética, taxa de processamento e eficiência de compressão. A principal solução proposta utiliza 4952K gates e, quando operando em uma frequência de 529 MHz, é capaz de processar vídeos UHD 8K em uma taxa de 120 quadros por segundo, com uma dissipação de 363 mW de potência e com uma eficiência energética de 32,02 pJ/amostra. Quando comparadas aos trabalhos relacionados, as soluções propostas apresentam resultados satisfatórios e competitivos. Video coding is an essential area due to the increasing number of applications and devices that are able to handle high definition digital videos. The HEVC is the most recent and most efficient video coding standard created by the ITU-T VCEG and ISO/IEC MPEG groups, and its development was motivated by the increasing diversity of services and the emergence of beyond-HD formats such as UHD 4K (3840x2160 pixels) and UHD 8K (7680x4320 pixels). The intrapicture prediction is responsible to reduce spatial redundancy between samples inside the same frame. The HEVC standard defines several new techniques, which increase the intra prediction efficiency, but also increase its complexity. This work presents the development of hardware architectures for the HEVC intra prediction, considering different targets of compression efficiency, throughput, area cost, power dissipation and energetic efficiency. All designs were described in VHDL and synthesized using the NanGate 45 nm 0.95 v cell library. The main solution uses 4952K gates and, when running at a frequency of 529 MHz, it is able to process UHD 8K videos at 120 frames per second with a power dissipation of 363 mW and an energetic efficiency of 32.02 pJ/sample. When compared to related works, the developed architectures presented very competitive results.

Submitted by Aline Batista (alinehb.ufpel@gmail.com) on 2017-05-05T22:17:01Z No. of bitstreams: 2 license_rdf: 0 bytes, checksum: d41d8cd98f00b204e9800998ecf8427e (MD5) DissertacaoRuhan.pdf: 10210248 bytes, checksum: 75e231362cecb5676bd783b82978d99d (MD5) Approved for entry into archive by Aline Batista (alinehb.ufpel@gmail.com) on 2017-05-05T22:17:49Z (GMT) No. of bitstreams: 2 license_rdf: 0 bytes, checksum: d41d8cd98f00b204e9800998ecf8427e (MD5) DissertacaoRuhan.pdf: 10210248 bytes, checksum: 75e231362cecb5676bd783b82978d99d (MD5) Made available in DSpace on 2017-05-05T22:18:00Z (GMT). No. of bitstreams: 2 license_rdf: 0 bytes, checksum: d41d8cd98f00b204e9800998ecf8427e (MD5) DissertacaoRuhan.pdf: 10210248 bytes, checksum: 75e231362cecb5676bd783b82978d99d (MD5) Previous issue date: 2016-02-26 Coordenação de Aperfeiçoamento de Pessoal de Nível Superior - CAPES Vídeos 3D provêem uma experiência visual elevada aos espectadores devido à percepção de profundidade das imagens. Apesar disto, o tamanho destes vídeos tende a crescer linearmente conforme o número de vistas codificadas, considerando formatos de vídeos convencionais. Neste cenário surge o formato Multiview plus Depth (MVD), o qual associa informações de distância entre os objetos da cena e a câmera (mapas de profundidade), permitindo um processo eficiente de síntese de vistas intermediárias, reduzindo o número de vistas a serem transmitidas. Ao contrário de padrões multivistas anteriores, o 3D-HEVC é capaz de processar mapas de profundidade, criando novas ferramentas para manipula-los e codifica-los. Embora este fato proporcione um aumento na eficiência de compressão, o acréscimo de novas ferramentas no codificador acarreta no aumento da complexidade do processo. Assim, cresce a relevância de soluções que reduzam o tempo de codificação do 3D-HEVC, sem impactar significativamente a eficiência de codificação. Este trabalho apresenta uma heurística de redução de complexidade para o codificador de mapas de profundidade do 3D-HEVC, chamada de Early Skip/DIS. Uma análise sobre mapas de profundidade do 3D-HEVC é apresentada nesta dissertação, demonstrando que o particionamento 2Nx2N é largamente utilizado pelo codificador, visto que diversas ferramentas eficientes de codificação, utilizam exclusivamente este modo. A análise demonstrou que, além do 2Nx2N ser o modo de particionamento mais usado, a exclusão dos demais modos gera um impacto desprezível em eficiência de codificação, com ganhos mínimos em termos de tempo de processamento. Este fato conduziu ao desenvolvimento da heurística Early Skip/DIS, a qual visa evitar o teste dos demais modos/ferramentas de predição com base no custo RD gerado por estes modos. Os thresholds utilizados nesta solução são definidos de forma adaptativa. Resultados de simulação demonstraram que a solução é capaz de reduzir o tempo de codificação dos mapas de profundidade em até 33,7%, com um impacto médio de apenas 0,047% na eficiência de compressão da textura. A heurística proposta apresenta os melhores resultados de redução de complexidade para o codificador de mapas de profundidade entre os trabalhos relacionados. 3D videos provides a visual experience with depth perception through the usage of special displays that project a three-dimensional scene from slightly different directions for the left and right eyes. Despite this improved visual experience, the coded-video data volume tends to linearly increases with the number of processed views, mainly considering conventional 3D video formats. In this scenario emerges the Multiview plus Depth (MVD) format, which informs the distance between scene objects and the recording camera (depth maps), allowing an eficiently view-synthesis process while reducing the number of views to be transmitted. Unlike previous multiview video coding standards, 3D-HEVC is able to manipulate depth maps in an eficient way due the new defined tools which explores the depth maps characteristics. Although this fact leads to an improvement of 3D-HEVC compression eficiency, the addition of new coding tools also increases the coding process complexity. Thus, solutions, which reduces the 3D-HEVC coding time while does not affecting the compression eficiency at all, are important in this scenario. This work presents a complexity reduction heuristic for the 3D-HEVC depth maps coder, called Early Skip/DIS. Initially, an analysis about 3D-HEVC depth-maps coder is presented. This analysis showed that the 2Nx2N is the most used partitioning mode, since some eficient coding tools, like Skip and DIS, are applied exclusively over this partitioning mode. This analysis also showed that, beyond the 2Nx2N partitioning mode is the most used mode, the exclusion of the other partition modes causes an imperceptible impact in the encoding eficiency and a low impact in processing time. This fact leads to the development of an Early decision heuristic called Early Skip/DIS, which avoids the encoder checking unnecessary modes based on the RD cost generated by the Skip and DIS modes. The thresholds used in this solution are defined in an adaptively way, observing the occurrence rate of those modes as a function of its generated RD costs. Simulation results demonstrated that the proposed solution is able to reduce the depth-map coding time up to 33.7% while affecting the texture compression eficiency in 0.047% (in terms of BD-rate). The propose heuristic presented the best depth-map complexity reduction result among other related works.

Submitted by Aline Batista (alinehb.ufpel@gmail.com) on 2022-07-11T15:37:06Z No. of bitstreams: 2 license_rdf: 0 bytes, checksum: d41d8cd98f00b204e9800998ecf8427e (MD5) Dissertacao_Dieison_Soares_Silveira.pdf: 1842729 bytes, checksum: 150f9a585ff63c7b5d4c68425b8cb28f (MD5) Approved for entry into archive by Aline Batista (alinehb.ufpel@gmail.com) on 2022-07-14T22:14:42Z (GMT) No. of bitstreams: 2 Dissertacao_Dieison_Soares_Silveira.pdf: 1842729 bytes, checksum: 150f9a585ff63c7b5d4c68425b8cb28f (MD5) license_rdf: 0 bytes, checksum: d41d8cd98f00b204e9800998ecf8427e (MD5) Made available in DSpace on 2022-07-14T22:14:42Z (GMT). No. of bitstreams: 2 Dissertacao_Dieison_Soares_Silveira.pdf: 1842729 bytes, checksum: 150f9a585ff63c7b5d4c68425b8cb28f (MD5) license_rdf: 0 bytes, checksum: d41d8cd98f00b204e9800998ecf8427e (MD5) Previous issue date: 2015 Sem bolsa Os sistemas de codificação de vídeo atuais vêm exigindo uma largura de banda com a memória cada vez maior para codificar um único quadro do vídeo. Isso acontece principalmente devido ao grande aumento nas resoluções dos vídeos digitais, bem como às novas ferramentas de codificação utilizadas pelos codificadores. Entre os principais módulos dos codificadores de vídeo atuais, o módulo que mais acessa a memória é a Estimação de Movimento (ME). A ME exige uma grande largura de banda de memória, a qual é utilizada para ler e escrever os quadros de referência na memória. Esse processo acaba gerando um elevado consumo de energia, uma vez que os acessos à memória externa são as operações que exigem mais potência nos sistemas digitais atuais. Esse problema torna-se mais evidente quando dispositivos alimentados por bateria são considerados. Nesse sentido, este trabalho propõe soluções algorítmicas e arquiteturais para a compressão de quadros de referência antes de serem enviados à memória, desta forma, reduzindo os acessos à memória e a largura de banda de memória necessária durante o processo de ME. Neste trabalho foram desenvolvidas três soluções: o DRFC (Differential Reference Frame Coder), o DRFVLC (Differential Reference Frame Variable-Length Coder) e o DDRFVLC (Double Differential Reference Frame Variable-Length Coder). Todas essas soluções apresentam o mesmo fluxo de funcionamento, aplicando uma codificação diferencial sobre as amostras originais, seguida de codificação de entropia. A principal diferença entre elas está na quantidade de codificações diferenciais utilizadas e na abordagem utilizada para a codificação de entropia. As soluções desenvolvidas atingem altas taxas de compressão e consequentemente, de redução de largura de banda de memória. Essas soluções atingem uma taxa de compressão de 50% a 70%, sendo essa a maior taxa de compressão entre todos trabalhos estado da arte encontrados na literatura. Arquiteturas de hardware para os três algoritmos, incluindo os módulos codificador e decodificador, também foram desenvolvidas. As arquiteturas foram descritas em VHDL e sintetizadas para ASIC em standard cells. A síntese foi gerada para duas tecnologias, 180nm e 65nm, e para duas frequências de operação, 62,5MHz e 250MHz. Os resultados de síntese das arquiteturas mostraram que o DDRFVLC é a solução mais eficiente, dissipando uma potência de 1,13mW na codificação de vídeos HD 1080p e 3,25mW para vídeos UHD 4K. Este overhead é insignificante, uma vez que essa solução atinge uma redução de consumo de energia de 90,36mJ (65,14%) a partir da redução dos acessos à memória externa. Current video coding systems require a growing external memory bandwidth to encode a single video frame. This is happening because there is a large increase in the digital videos resolutions, as well as the new coding tools used by encoders. Among the main modules of the current video encoders, the module that performs more memory accesses is the Motion Estimation (ME). The ME requires a large memory bandwidth, which is mostly used for read and write the reference frames in the memory. This operation generates high energy consumption, since memory accesses are one of the main power demanding elements in current digital systems. This problem becomes more evident when battery-powered devices are considered. In this sense, this dissertation proposes algorithmic and architectural solutions for the reference frames compression before they are sent to memory. In this sense, this dissertation proposes algorithmic and architectural solutions for the reference frame compression before they are sent to memory. Thus, reducing the memory accesses and the memory bandwidth for the ME process. In this work, three solutions were developed: DRFC (Differential Reference Frame Coder), DRFVLC (Differential Reference Frame Variable-Length Coder), and the DDRFVLC (Double Differential Reference Frame Variable-Length Coder). All of these solutions follow the same operating flow, differential coding followed by entropy coding. The difference between them is the amount of differential coding used and the entropy coding. The solutions developed achieve high compression rates and high memory bandwidth reduction. These solutions achieve a compression ratio from 50% to 70%, outperforming any lossless reference frame compressor available in the current literature. The hardware architectures for the three algorithms, including the encoder and decoder modules, have been developed. These architectures were described in VHDL and synthesized for ASIC standard cells. The synthesis was done for technologies, 65nm and 180nm, and two operating frequencies, 62.5MHz and 250MHz. The architectures syntheses results shown that DDRFVLC is the most efficient solution, with a power dissipation of 1.13mW to encode HD 1080p videos, and 3.25mW to UHD 4K videos, which is a negligible overhead, since this solution reaches energy savings of 90.36mJ (65.14%) from the external memory access.

Submitted by Aline Batista (alinehb.ufpel@gmail.com) on 2022-07-11T15:48:02Z No. of bitstreams: 2 license_rdf: 0 bytes, checksum: d41d8cd98f00b204e9800998ecf8427e (MD5) Dissertacao_Fabiane_Rediess.pdf: 805864 bytes, checksum: 3f9de9dcfb0b1658e86291a14f508515 (MD5) Approved for entry into archive by Aline Batista (alinehb.ufpel@gmail.com) on 2022-07-14T22:14:53Z (GMT) No. of bitstreams: 2 Dissertacao_Fabiane_Rediess.pdf: 805864 bytes, checksum: 3f9de9dcfb0b1658e86291a14f508515 (MD5) license_rdf: 0 bytes, checksum: d41d8cd98f00b204e9800998ecf8427e (MD5) Made available in DSpace on 2022-07-14T22:14:53Z (GMT). No. of bitstreams: 2 Dissertacao_Fabiane_Rediess.pdf: 805864 bytes, checksum: 3f9de9dcfb0b1658e86291a14f508515 (MD5) license_rdf: 0 bytes, checksum: d41d8cd98f00b204e9800998ecf8427e (MD5) Previous issue date: 2015 Sem bolsa O processo de filtragem na codificação de vídeos é uma ferramenta relevante devido ao seu objetivo que é o de suavizar artefatos inseridos pelas demais etapas da compressão qualificando a percepção visual dos vídeos codificados. O padrão High Efficiency Video Coding (HEVC) trouxe a proposta de dois novos filtros para o Inloop Filter, o Adaptive Loop Filter (ALF) e o Sample Adaptive Offset (SAO), que são o foco deste trabalho. Apenas o filtro SAO foi inserido na versão final do padrão, mas com o objetivo de melhor explorar as potencialidades do ALF, ele também foi inserido na investigação apresentada neste trabalho. É apresentada inicialmente uma revisão bibliográfica destes dois filtros e após este embasamento teórico, é realizada uma análise dos algoritmos destes filtros buscando simplificações que resultassem em uma redução da complexidade computacional, objetivando a sua implementação em hardware. O filtro ALF envolve uma série de operações matemáticas com dados em ponto flutuante, ponto crítico para uma implementação em hardware. Portanto, a simplificação proposta foi a substituição destas operações em ponto flutuante por operações em ponto fixo. Os resultados dos experimentos mostraram que o impacto desta simplificação é um aumento de apenas 0,05% no bitrate para manutenção da mesma qualidade em comparação à aplicação do ALF com dados em ponto flutuante. Entretanto, a simplificação ainda alcança uma redução de 3,38% no bitrate quando comparado a não aplicação do ALF. Foram propostas ainda, neste trabalho, arquiteturas para os núcleos do ALF das versões 3 e 5 do HEVC Test Model (HM), além de uma versão configurável da versão 3 do HM, em que a arquitetura usa a mesma estrutura para processar qualquer um dos três formatos de filtro. Resultados de síntese para FPGA mostraram que estas arquiteturas alcançaram uma taxa de processamento mínima de 30 quadros UHD 4K por segundo. Para o SAO, além da simplificação baseada na substituição dos dados em ponto flutuante por dados inteiros, propôs-se também a utilização de precisão fracionária com ponto fixo. Outra simplificação proposta para o SAO foi a eliminação de multiplicadores e divisores completos através da aplicação da técnica de loop unrolling à função de custo interna do SAO. Os resultados demonstraram que, com a utilização de dados inteiros, há um aumento no bitrate de aproximadamente 0,05% e para dados utilizando ponto fixo com precisão fracionária de 8 bits, houve um ganho de 0,0005% no bitrate para manutenção da mesma qualidade. Com base nestas simplificações, foi proposta uma arquitetura para a função de custo, a qual alcançou uma taxa de processamento de 1.634 quadros UHD 4K por segundo. Também foi proposta uma arquitetura para a realização das etapas de classificação e levantamento estatístico necessárias para a geração dos offsets. Esta arquitetura alcançou uma taxa de processamento de 45 quadros UHD 4K por segundo. The filtering process has been an important tool to the video coding since it intends to reduce visual artifacts introduced by the other codification steps, increasing the perceptual quality of the encoded videos. The High Efficiency Video Coding (HEVC) brought a proposal of two new filters inside the In-loop Filter, the Adaptive Loop Filter (ALF) and Sample Adaptive Offset (SAO) which are the focus of this work. Only the SAO filter was inserted in the final standard version but intending to better explore the ALF features it was also included in the investigation presented in this work. This text initially brought a theoretical discussion about these filters and after that we analyzed the filters algorithms in order to simplify them focusing on hardware implementations. The ALF filter involves a series of mathematical calculations on floating point data, which is a critical point for hardware implementations. Therefore, the proposed simplification was to replace these data with integer data. The results of the experiments showed that the impact of this simplification represents an increase of only 0.05% in the bitrate to maintain the same quality when compared to the original ALF execution. However, the simplified algorithm achieves a reduction of 3.38% in the bitrate when compared to a video encoding with the ALF filter disabled. This work also proposed architectures to the ALF cores considering the versions 3 and 5 of the HEVC Test Model (HM) software, and also a configurable version considering the version 3 of HM. In this last case, the architecture uses the same structure to process any of the three filter shapes. The architectures were synthesized to Altera FPGAs and the results shown that the hardwares achieved, at least, a processing rate of 30 UHD 4K frames per second. The SAO filter algorithm was also simplified using integer and fixed point data instead of floating point data. Another simplification proposed was the elimination of full multipliers and dividers applying a loop unrolling technique to the SAO internal cost function and converting these operations in shift-adds. The results showed that the use of the simplifications using integer data caused a bitrate increase of 0.05%. The results also showed a bitrate reduction of 0.0005% when using fixed point data with an 8-bit precision. Based on these simplifications, we proposed an architecture for the SAO internal cost function, which reached a processing rate of 1,634 UHD frames per second. It was also proposed an architecture to perform the classification and statistical collection, in order to allow the offsets generation. This architecture was developed to consume only one sample per cycle and it reached a processing rate of 45UHD 4K frames per second.

Submitted by Aline Batista (alinehb.ufpel@gmail.com) on 2022-07-15T14:58:49Z No. of bitstreams: 2 license_rdf: 0 bytes, checksum: d41d8cd98f00b204e9800998ecf8427e (MD5) Dissertacao_Gustavo_Sanchez.pdf: 3769279 bytes, checksum: 6e7a4894d0257d068781cdd9288d1a1a (MD5) Approved for entry into archive by Aline Batista (alinehb.ufpel@gmail.com) on 2022-07-15T16:58:25Z (GMT) No. of bitstreams: 2 license_rdf: 0 bytes, checksum: d41d8cd98f00b204e9800998ecf8427e (MD5) Dissertacao_Gustavo_Sanchez.pdf: 3769279 bytes, checksum: 6e7a4894d0257d068781cdd9288d1a1a (MD5) Made available in DSpace on 2022-07-15T16:58:25Z (GMT). No. of bitstreams: 2 license_rdf: 0 bytes, checksum: d41d8cd98f00b204e9800998ecf8427e (MD5) Dissertacao_Gustavo_Sanchez.pdf: 3769279 bytes, checksum: 6e7a4894d0257d068781cdd9288d1a1a (MD5) Previous issue date: 2014 Sem bolsa Esta dissertação apresenta um esquema de redução de complexidade para a predição intra-quadro de mapas de profundidade no padrão 3D High Efficiency Video Coding (3D-HEVC), chamada DMMFast (Depth Modeling Modes Fast Prediction). O 3D-HEVC introduziu um novo conjunto de ferramentas na codificação de mapas de profundidade (vistas que indicam a distância entre os objetos e a câmera), ocasionando uma elevação na complexidade computacional. Esse aumento resultou em novos desafios de pesquisa para a redução de complexidade. O DMMFast é um esquema composto de dois algoritmos, também desenvolvidos neste trabalho: o Simplified Edge Detector (SED) e o Gradient-Based Mode One Filter (GMOF). O SED classifica os blocos que devem ser codificados utilizando apenas os modos intra tradicionais, removendo avaliações desnecessárias dos novos modos, chamados de Depth Modeling Modes (DMM), que apresentam elevado custo computacional. O GMOF visa reduzir a complexidade do DMM 1, o mais complexo dentre os novos modos de predição, aplicando um filtro de gradientes nas bordas do bloco e determinando as posições mais promissoras para serem avaliadas pelo DMM 1. Avaliações em software demonstram que o DMMFast é capaz de atingir uma redução de complexidade (tempo de codificação) de 24,5% na predição de mapas de profundidade, sem afetar a qualidade das vistas sintetizadas. Considerando o cenário All Intra, o DMMFast é capaz de atingir, em média, uma redução de complexidade de 64% na codificação dos mapas de profundidade. Uma avaliação subjetiva de qualidade também foi realizada cujos resultados demonstram que a técnica proposta insere perdas de qualidades desprezíveis no vídeo codificado. This work presents a complexity reduction scheme for the depth maps intra-frame prediction of the 3D High Efficiency Video Coding (3D-HEVC), called DMMFast (Depth Modeling Modes Fast Prediction). The 3D-HEVC introduces a new set of specific tools for depth map coding, inserting additional complexity to intra prediction, which increases the computational complexity. This increase in complexity results in new challenges in terms of complexity reduction. Therefore, this work presents the DMMFast, a scheme composed of two new algorithms: the Simplified Edge Detector (SED) and the Gradient-Based Mode One Filter (GMOF). The SED classifies the blocks that are likely to be better predicted by the traditional intra modes, avoiding the evaluation of the new modes, called Depth Modeling Modes (DMM), which represents a high computational complexity in the 3D coding. The GMOF is focused on reducing the DMM 1 complexity, the most complexity mode inserted in 3D-HEVC, applying a gradient-based filter in the borders of the block and predicts the best positions to evaluate the DMM 1. Software evaluations showed that DMMFast is capable to achieve a time saving of 24.5% on depth maps prediction, without affecting the quality of the synthesized views. Considering the All Intra setting, the DMMFast is capable to achieve, in average, a time saving of 64% for depth maps coding. Subjective quality assessment was also performed, showing that the proposed technique inserts minimum quality losses in the final encoded video.