Search

Els transistors orgànics de capa prima són candidats prometedors per a noves aplicacions electròniques a causa de la possibilitat de fabricar dispositius electrònics orgànics a baixes temperatures sobre substrats flexibles com el plàstic o el paper. Aquesta tesi doctoral tracta del desenvolupament d'un model compacte basat en la càrrega per a la descripció del comportament capacitiu i del soroll de baixa freqüència en transistors orgànics de capa prima. A partir d'un model de corrent continu existent, es deriven expressions per a les càrregues totals en condicions d'operació quasi estàtica. Els efectes no quasistàtics es capturen mitjançant diferents mètodes, com ara l'enfocament de segmentació de canals o funcions d'escalat depenents de la freqüència de les àrees del transistor on es calculen les càrregues. El model de les càrregues totals es verifica mitjançant mesures de capacitat d'un TFT orgànic esglaonat i per simulacions numèriques de TFT orgànics en les arquitectures esglaonades i coplanars mitjançant el simulador de dispositiu Sentaurus TCAD. Els models no quasistàtics es verifiquen mitjançant mesures d'admitància depenents de la freqüència d'un transistor esglaonat i per mesures de paràmetres de dispersió de transistors coplanars i esglalonats. El model compacte s'implementa en el llenguatge de descripció de hardware Verilog-A i la simulació d'un amplificador diferencial es compara amb les mesures, amb les quals es mostra un bon acord. El model de soroll es verifica mitjançant mesures de TFT orgànics esglalonats i simulacions TCAD. El model compacte mostra en general una bona concordança i flexibilitat en general pel que fa a l'arquitectura del dispositiu (per exemple, esglaonat o coplanar) i els materials utilitzats. Los transistores orgánicos de capa fina son candidatos prometedores para nuevas aplicaciones electrónicas debido a la posibilidad de fabricar dispositivos electrónicos orgánicos a bajas temperaturas en sustratos flexibles como plástico o papel. Esta tesis doctoral trata del desarrollo de un modelo compacto basado en la carga para la descripción del comportamiento capacitivo y el ruido de baja frecuencia en transistores orgánicos de capa fina. A partir de un modelo DC existente, se desarrollan expresiones para las cargas totales en condiciones de operación cuasiestáticas. Los efectos no cuasiestáticos se capturan mediante diferentes métodos, como la aproximación de segmentación del canal o las funciones de escalado dependientes de la frecuencia de las áreas del transistor donde se calculan las cargas. El modelo para las cargas totales se verifica mediante medidas de capacitancia de un TFT orgánico escalonado y mediante simulaciones numéricas de TFT orgánicos en las arquitecturas escalonada y coplanar utilizando el simulador de dispositivo TCAD Sentaurus. Los modelos no cuasiestáticos se verifican mediante medidas de admitancia dependientes de la frecuencia de un transistor escalonado y mediante medidas de parámetros de dispersión de transistores coplanares y escalonados. El modelo compacto se implementó en el lenguaje de descripción de hardware Verilog-A y la simulación de un amplificador diferencial se compara con medidas, observándose una buena concordancia. El modelo de ruido se verifica mediante medidas de TFT orgánicos escalonados y mediante simulaciones TCAD. El modelo compacto muestra en general una buena concordancia y flexibilidad con respecto a la arquitectura del dispositivo (p. ej. escalonado o coplanar) y los materiales utilizados. Organic thin-film transistors are promising candidates for novel electronics applications due to the possibility of fabricating organic electronic devices at low temperatures on flexible substrates like plastic or paper. This doctoral thesis deals with the development of a charge-based compact model for the description of the capacitive behavior and the low-frequency noise in organic thin-film transistors. Based on an existing DC model, expressions for the total charges under quasistatic operation conditions are derived. Non-quasistatic effects are captured by different methods, such as the channel-segmentation approach or frequency-dependent scaling functions of the areas in the transistor where charges are calculated. The model for the total charges is verified by capacitance measurements of a staggered organic TFT and by numerical simulations of organic TFTs in the staggered and coplanar architectures using the device simulator Sentaurus TCAD. The non-quasistatic models are verified by frequency-dependent admittance measurements of a staggered transistor and by scattering-parameter measurements of coplanar and staggered transistors. The compact model is implemented in the hardware description language Verilog-A and the simulation of a differential amplifier is compared to measurements, which shows a good agreement. The noise model is verified by measurements of staggered organic TFTs and by TCAD simulations. The compact model shows an overall good agreement and flexibility with respect to the device architecture (e. g. staggered or coplanar) and the used materials.

Les geometries de transistors d'avui són al rang de nanòmetres d'un sol dígit. En conseqüència, les funcionalitats dels dispositius es veuen afectades negativament pels efectes de canal curt i de mecànica quàntica (SCE i QMEs). Una transició de la geometria del transistor d'efecte de camp de tipus FinFET a Gate-All-Around (GAA) FETs com FETs de nanofils cilíndrics (NW) i de nanoplaques de silici (SiNS) es preveuen en els propers nodes tecnològics per suprimir els SCE i garantir una major miniaturització del MOSFET Aquesta dissertació se centra en el modelat analític de FETs de tipus NW i SiNS de canal ultracurt.S'introdueix un concepte de dimensions de doble porta (DG) equivalent per transferir un model de potencial de DG analític a FET de NW. Un model de corrent de DG compacte es modifica aprofitant la simetria rotacional dels FET de NW. L'efecte del confinament quàntic (QC) és implementat considerant l'eixamplament addicional de la banda prohibida al càlcul d'una concentració de portadors de càrrega intrínseca efectiva i al càlcul del voltatge llindar. L'efecte de corrent túnel directe de font a drenador (DSDT) a SiNS FET ultraescalats es modela amb el nou mètode de wavelets. Aquest model calcula analíticament la probabilitat de tunelització per a cada energia de l'electró, aproximant la forma de la barrera potencial mitjançant una barrera rectangular amb una altura de barrera equivalent. A causa de la fórmula de corrent túnel de Tsu-Esaki no analíticament integrable, es presenta un mètode analític anomenat model quasi-compacte (QCM). Aquest enfocament requereix, entre altres aproximacions, una iteració de Newton i una interpolació lineal de la densitat de corrent amb efecte túnel. A més, es realitza una anàlisi criogènica de temperatura i dopatge. S'investiga la forta influència de la distància del nivell de Fermi a la font des de la vora de la banda de conducció sobre el pendent subumbral, el corrent i la reducció de la barrera induïda per drenador (DIBL). A més, es demostra i explica la fusió de dos efectes relacionats amb el pendent subumbral i el DIBL. La validesa del concepte de dimensions DG equivalents es demostra mitjançant el mesurament i les dades de simulació de TCAD Sentaurus, mentre que el mètode de wavelets es verifica mitjançant simulacions NanoMOS NEGF. Las geometrías de transistores de hoy están en el rango de nanómetros de un solo dígito. En consecuencia, las funcionalidades de los dispositivos se ven afectadas negativamente por los efectos de canal corto y de mecánica cuántica (SCE y QMEs). Una transición de la geometría del transistor de efecto de campo de tipo FinFET a Gate-All -Around (GAA) FETs tales como FETs de nanohilos cilíndricos (NW) y de nanoplacas de silicio (SiNS) se prevén en los próximos nodos tecnológicos para suprimir los SCE y garantizar una mayor miniaturización del MOSFET. Esta disertación se centra en el modelado analítico de FETs de tipo NW y SiNS de canal ultracorto. Se introduce un concepto de dimensiones de doble puerta (DG) equivalente para transferir un modelo de potencial de DG analítico a FET de NW. Un modelo de corriente de DG compacto se modifica aprovechando la simetría rotacional de los FET de NW. El efecto del confinamiento cuántico (QC) es implementado considerando el ensanchamiento adicional de la banda prohibida en el cálculo de una concentración de portadores de carga intrínseca efectiva y en el cálculo del voltaje de umbral. El efecto de corriente túnel directa de fuente a drenador (DSDT) en SiNS FET ultraescalados se modela con el nuevo método de wavelets. Este modelo calcula analíticamente la probabilidad de tunelización para cada energía del electrón aproximando la forma de la barrera de potencial mediante una barrera rectangular con una altura de barrera equivalente. Usando la fórmula de corriente túnel de Tsu-Esaki no analíticamente integrable, se presenta un método analítico denominado modelo cuasi-compacto (QCM), querequiere una iteración de Newton y una interpolación lineal de la densidad de corriente de efecto túnel. Además, se realiza un análisis criogénico en temperatura y dopaje. Se investiga la fuerte influencia del nivel de Fermi de la fuente la sobre la pendiente subumbral, la corriente y la reducción del efecto DIBL. Además, se demuestra y explica la fusión de dos efectos relacionados con la pendiente subumbral y el DIBL. La validez del concepto de dimensiones DG equivalentes se demuestra mediante datos de mediciones y de simulaciones TCAD Sentaurus, mientras que el método de wavelets se verifica mediante simulaciones NanoMOS NEGF. Today's transistor geometries are in the single-digit nanometer range. Consequently, device functionalities are negatively affected by short-channel and quantum mechanical effects (SCEs & QMEs). A transition from fin field-effect transistor (FinFET) geometry to gate-all-around (GAA) FETs such as cylindrical nanowire (NW) and silicon nanosheet (SiNS) FETs is envisioned in the upcoming technology nodes to suppress SCEs and ensure further MOSFET miniaturization. This dissertation focuses on the analytical modeling of ultrashort-channel NW and SiNS FETs. An equivalent double-gate (DG) dimensions concept is introduced to transfer an analytical DG potential model to NW FETs. A compact DG current model is modified by exploiting the rotational symmetry of NW FETs. The effect of quantum confinement (QC) is implemented by considering the additional bandgap widening in the calculation of an effective intrinsic charge carrier concentration and in the calculation of the threshold voltage. The effect of direct source-to-drain tunneling (DSDT) current in ultrascaled SiNS FETs is modeled with the new wavelet approach. This model calculates the tunneling probability analytically for each electron energy by approximating the potential barrier shape by a rectangular barrier with an equivalent barrier height. Due to the nonanalytically integrable Tsu-Esaki tunneling formula an analytical approach named quasi-compact model (QCM) is presented. This approach requires, among other approximations, a Newton iteration, and a linear interpolation of the tunneling current density. Furthermore, a cryogenic temperature and doping analysis is performed. The strong influence of the distance of the source related Fermi level from the conduction band edge on the subthreshold swing, current, and drain-induced barrier lowering (DIBL) saturation is investigated. Also, the merging of two subthreshold swing and DIBL effects is demonstrated and explained. The validity of the equivalent DG dimensions concept is proven by measurement and TCAD Sentaurus simulation data, while the wavelet approach is verified by NanoMOS NEGF simulations.

Els transistors orgànics de capa fina (TFT) són dispositius prometedors per a les pantalles flexibles de matriu activa i els conjunts de sensors, ja que poden fabricar-se a temperatures de procés relativament baixes i, per tant, no sols en vidre, sinó també en substrats polimèrics. Per a millorar el rendiment dinàmic dels dispositius i circuits TFT , una reducció agressiva de la longitud de canal provoca efectes extrínsecs en els dispositius que han de ser capturats per models compactes. Aquesta tesi presenta models analítics, basats en la física, de la degradació de la pendent subumbral, el roll-off del voltatge llindar i l'efecte DIBL en TFTs coplanars i escalonats que poden ser implementats en qualsevol model compacte de corrent continu arbitrari que estigui definit pel voltatge llindar i la pendent subumbral. Per tant, l'equació diferencial de Laplace es resol per a la geometria coplanar i escalonada aplicant la transformación Schwarz-Cristoffel. Les solucions del potencial serveixen de base per a la definició de les equacions del model. A més, es desenvolupen models compactes de les barreres Schottky dependents de la polarització en les interfícies font/semiconductor i drenador/semiconductor en els TFT coplanars i escalonats, que modelen la injecció i l'ejecció de portadors de càrrega, respectivament, com a corrent d'emissió termoiònica. Los transistores orgánicos de capa fina (TFT) son dispositivos prometedores para las pantallas flexibles de matriz activa y los conjuntos de sensores, ya que pueden fabricarse a temperaturas de proceso relativamente bajas y, por tanto, no sólo en vidrio, sino también en sustratos poliméricos. Para mejorar el rendimiento dinámico de los dispositivos y circuitos TFT, una reducción agresiva de la longitud de los canales provoca efectos extrínsecos en los dispositivos que tienen que ser capturados por modelos compactos. Esta tesis presenta modelos analíticos, basados en la física, de la degradación de la pendiente subumbral, el roll-off del voltaje umbral y el efecto DIBL en TFTs coplanares y escalonados que pueden ser implementados en cualquier modelo compacto de corriente continua arbitrario que esté definido por el voltaje umbral y la pendiente subumbral. Por lo tanto, la ecuación diferencial de Laplace se resuelve para la geometría coplanar y escalonada aplicando la transformación Schwarz-Christoffel. Las soluciones del potencial sirven de base para la definición de las ecuaciones del modelo. Además, se desarrollan modelos compactos de las barreras Schottky dependientes de la polarización en las interfaces fuente/semiconductor y drenador/semiconductor en los TFT coplanares y escalonados, que modelan la inyección y la eyección de portadores de carga, respectivamente, como corriente de emisión termoiónica Organic thin-film transistors (TFTs) are promising devices for flexible active-matrix displays and sensor arrays, since they can be fabricated at relatively low process temperatures and thus not only on glass, but also on polymeric substrates. In order to improve the dynamic TFT and circuit performance, an aggressive reduction of the channel length causes extrinsic de-vice effects that have to be captured by compact models. This dissertation presents analytical, physics-based models of the subthreshold-swing degra-dation, the thresholdvoltage roll-off and DIBL effects in coplanar and staggered TFTs that can be implemented in any arbitrary compact dc model that are defined by the threshold voltage and the subthreshold swing. Therefore, Laplace’s differential equation is solved for the coplanar and staggered geometry by applying the Schwarz-Christoffel transformation. The potential solutions serve as a basis for the definition of the model equations. Further-more, compact models of the biasdependent Schottky barriers at the source/semiconductor and drain/semiconductor interfaces in coplanar and staggered TFTs are derived, which model the charge carriers injection and ejection, respectively, as thermionic emission cur-rent. Thereby, in case of the source barrier, the Schottky barrier lowering effect due to im-age charges is captured and therefore, an analytical expression of the electric field at the source barrier is derived.