Search

Este trabalho trata do estudo do efeito do desalinhamento da máscara de porta sobre as características elétricas dos MOSFETs (Metal Oxide Semiconductor Field Effect Transistor), com formato de portas não retangulares. Para a parte experimental, alguns protótipos foram manufaturados em tecnologia CMOS, utilizando-se o programa educacional multiusuário de fabricação de circuitos integrados do MOSIS. A estrutura de teste triangular desalinhada é um arranjo de MOSFETs, com portas não retangulares, utilizável para extração do desalinhamento entre a porta do MOSFET e as demais estruturas, em função das diferenças de corrente de dreno. Embora tais estruturas tenham formatos não retangulares, que podem ser inadequados ao projeto de circuitos convencionais, a vantagem de se medir corrente em relação à tensão, as fazem muito úteis. Este trabalho foi executado em três etapas. Na primeira etapa foram simuladas estruturas tridimensionais em tecnologia Convencional (Bulk) e SOI (Silicon On Insulator) mantendo-se a largura de canal dos MOSFETs constante e variando-se os desalinhamentos de porta na faixa de 0 nm a 250 nm. Na segunda etapa foram simuladas estruturas Convencionais (Bulk) e SOI (Silicon On Insulator), com as medidas reais construídas pela tecnologia oferecida pelo programa de pesquisa do MOSIS, variando-se a largura de canal dos MOSFETs e deslocando a porta na faixa de 0 nm a 490 nm. Na terceira e última etapa foram realizadas medidas experimentais em 30 dispositivos de portas trapezoidais com dois drenos distintos e fonte em comum. Um modelo algébrico para cálculo de desalinhamento foi estudado e aferido a partir das medidas e simulações. Como resultado das simulações e medições constatou-se a precisão do modelo de desalinhamento estudado em ambas as tecnologias, Convencional (Bulk) e SOI (Silicon On Insulator). This work deals with the study of the effect of gate mask misalignment on the electrical characteristics of the MOSFETs (Metal-Oxide-Semiconductor Field Effect Transistor) structures with non-rectangular gate shapes. For the experimental part, some prototypes were manufactured of CMOS technology in educational multi-user manufacture program of integrated circuits MOSIS. The misaligned triangular test structure is an arrangement of MOSFETs with non-rectangular gates, usable for extraction of misalignment between gate and the other MOSFET structures, as a function of the differences in drain current. Although such structures have non-rectangular shapes, which may be unsuitable to the conventional circuit design, the advantage of measuring current over-voltage, make them very useful. This work was performed in three steps. In the first step were simulated three-dimensional structures in conventional technology (Bulk) and SOI (Silicon On Insulator) maintaining the channel width of MOSFETs constant and varying the gate misalignment in the range of 0 nm to 250 nm. In the second step were simulated conventional structures (Bulk) and SOI (Silicon On Insulator) with the actual measures constructed by the technology offered by MOSIS, varying the channel width of the MOSFETs and shifting the gate in the range of 0 nm to 490 nm. In the third and final step, experimental measurements were performed on 30 trapezoidal gates devices with two distinct drains and common source. An algebraic model for calculation of misalignment was studied and benchmarked from measurements and simulations. As a result of the simulations and measurements, were confirmed the accuracy of the misalignment model studied in both technologies, conventional (Bulk) and SOI (Silicon On Insulator).