Search

AMG 法など反復解法の前処理において用いられる疎行列疎行列積計算は，ランダムなメモリアクセスによって性能向上が困難であることに加え，出力される行列の非ゼロ要素配置が計算開始時には不明であるという特徴を持つ．GPU での高速化を目的とした既存のアルゴリズムでは，実際に出力行列に必要となるメモリ使用量と比べて多大なメモリを要するため，適用可能な行列が制限されている．適切な場合分けとシェアードメモリの活用によってメモリの使用量を抑えることで広範な行列に対して適用可能であり，かつ更なる高性能化を実現する GPU での疎行列疎行列積計算手法を提案する．様々な特性を持つ 12 個の行列に対して Maxwell 世代 GPU にて性能評価を行い，既存の疎行列計算ライブラリから単精度で最大 4.77倍，倍精度で最大 3.84 倍の性能向上を達成した．

2017, 【要旨】

科学技術計算において巨大で疎な問題行列を持つ連立一次方程式を解く際，疎行列ベクトル積計算が実行時間の大部分を占めている．疎行列ベクトル積計算の GPU 向けの高速化も数多く行われてきているものの，疎行列ベクトル積計算がメモリバウンドなカーネルであることや入力ベクトルへのランダムアクセスによって発生する局所性低下等が要因となって性能向上が妨げられている．我々は GPU での疎行列ベクトル積計算時のメモリアクセス量とアクセス頻度を効果的に削減する疎行列フォーマットである AMB（Adaptive Multi-level Blocking） フォーマットを提案する．16bit integer の利用と種々のブロッキング手法によって，列インデックスの圧縮を行い，メモリアクセス量の削減を図っている．Florida 大学の疎行列データセットから選出した 40 個の行列に対して，既存手法との比較を行い，cuSparse と比較して最大で 2.81 倍，平均で 1.77 倍の性能向上を果たし，また，近年提案された高速な疎行列ベクトル積ライブラリである yaSpMV と比較して最大で 1.38 倍，平均で 1.13 倍の性能向上を果たした．

巨大な疎行列を係数行列として持つ連立一次方程式を解く際,疎行列ベクトル積計算が実行時間の 大部分を占める.GPU などのメニーコアプロセッサはキャッシュ容量が小さいため,入力ベクトル要素 へのランダムアクセスによって多数のキャッシュミスが生じる.そのため疎行列ベクトル積計算性能は著 しく低い.我々はメニーコア環境においても高いキャッシュヒット率を達成するために,行列を列方向で 分割することで各処理内での入力ベクトル要素の再利用性を向上させたフォーマットと疎行列ベクトル積 カーネルを新たに提案する.Florida のデータセットから選出した行列に対して既存手法との比較を行っ た.その結果,疎行列ベクトル積計算について 2.0 倍,CG 法について 1.12 倍の性能向上を果たした.

ペタ〜ヨッタバイト級の大規模データを処理する需要が高まっており,近年のスーパーコンピュータには GPU や Xeon Phi などのメニーコアアクセラレータに加え,フラッシュメモリなどの不揮発性メモリも搭載されつつある.不揮発性メモリの中でも,複数枚の mini SATA SSD (mSATA SSD) を組み合わせて使用することにより,従来の SSD や PCI-E 接続型のフラッシュメモリに比べ大容量かつ高バンド幅,高 IOPS を実現できる可能性がある.しかし,複数枚の mSATA SSD とメニーコアアクセラレータを考慮した場合に I/O 性能を引き出す方法は明らかではない.I/O ベンチマークソフトウェアやデバイスメモリ容量を超える問題サイズのベンチマークアプリケーションを用いて,複数枚の mSATA SSD から GPU デバイスメモリへの I/O の方法を比較検討した.16 枚の mSATA SSD によるシーケンシャル I/O 性能において,Read バンド幅 7.69GB/s,Write バンド幅 3.75GB/s となることを確認した.また複数枚の mSATA SSD と GPU を用いた行列ベクトル積アプリケーションにおいて,RAID0 を組みストライプサイズを 1MB と設定することにより,8 枚の mSATA SSD から GPU へ 3.06GB/s のスループットで転送されることを確認し,Pinned メモリの使用や転送粒度も性能に大きく影響を与えることを確認した., Recent supercomputers deploy not only many-core accelerators such as GPU, Xeon Phi, but also Non-Volatile RAM such as flash memory as an external memory, in order to handle large-scale data processing for a wide range of applications. In particular, aggregating multiple mini SATA SSDs (mSATA SSDs) has potential to perform high bandwidth, high IOPS as well as large capacity. However, how to exploit I/O performance from multiple mSATA SSDs is not clear, especially when combining with many-core accelerators. In order to clarify I/O characteristics between GPU and multiple mSATA SSDs, we comparatively investigate I/O strategies on multiple mSATA SSDs and GPU. Our preliminary results exhibit that sequential read bandwidth is 7.69GB/s and write bandwidth is 3.8GB/s. Our results also exhibit 3.06GB/s of throughput from 8 mSATA SSDs to GPU by using RAID0 and setting stripe size to 1MB. Using pinned memory and data chunk size also affect data transfer performance significantly.

次世代スーパーコンピュータの開発に向けて実アプリケーション本位でのシステムデザインを行うためには，アーキテクチャと実アプリケーション実行性能を結びつける標準ベンチマークやパフォーマンスモデルが必要となるが，そのようなものはいまだ実現されていない．本報告では，将来 HPCI システムのあり方の調査研究 「アプリケーション分野」 におけるシステム評価用ベンチマークと性能モデルの作成について紹介する．本研究では，実アプリケーションコードの提供を受けてコードを単純化した 「ミニアプリ」 を作成し，ベンチマーク・性能モデルの基礎とする．また，複数の HPCI システム上で動作する性能評価ツールを用いてベンチマーク結果を収集し，性能モデルを構築するための基礎データとするとともに，性能モデルの構築方法・表現形式について考察する．

我々は,現在,数千〜数万のアクセラレータを搭載したスパコン上でのスケーラブルなデータ並列処理を目指したソフトウェア基盤として Hamar(Highly Accelerated MapReduce) の開発を進めている.本稿では,その初期設計と実装について述べ,アプリケーションとして,MapReduce に基づいた汎用グラフ処理モデルである GIM-V へ適用した事例を述べる.適用した結果,Hamar では,Map,Reduce 処理は CUDA 及び OpenMP で柔軟に記述できることを確認した.また,予備実験として,両実装を 1 台の GPU が搭載された単一計算ノード上で動作させたところ,Map 処理は平均して CUDA 版が OpenMP 版と比較して平均 1.2 倍の性能向上を示し,Reduce 処理は 10 倍以上の性能低下を示した.この構成は,単一計算ノードに GPU 1 台が接続された環境であり,CUDA 版の実装では不利な条件での結果であったものの,更なる大規模計算環境への適用や,性能最適化,自動タスクスケジューリングなどの課題が明らかになった.

高性能計算機の規模は年々大きくなっている．大規模化に伴う故障率の増加により，Silent Data Corruption (SDC) と呼ばれる問題が深刻になると予想されている．SDC はアプリケーションが異常な結果を出力するが，停止には至らないため計算結果の誤りを検知できない障害である．SDC に対処するため多くの研究が行われたが，計算機の変化とともに故障の種類や発生傾向も変化しており，新たな耐故障手法が求められている．本研究は連続したメモリデータの破壊または複数のビットエラーが DRAM 上に発生した際に，NAS Parallel Benchmark の CG カーネルに現れる SDC の調査を目的とする．またそのために，DRAM に特定の故障パターンを注入する故障発生器を，仮想マシンエミュレータである QEMU を拡張して作成した．これにより，SDC が発生しうること，アプリケーションの特性により SDC の発生割合が約 5%減少することを確認した．また連続したデータ破壊が発生したとき，アプリケーションは約 80%の割合で正常な結果を返すが，同じビット数のビットエラーを注入した際には約 90%の割合で異常終了することを確認した．