In dieser Arbeit wird der Entwurf und die VLSI-Realisierung eines neuen Ansatzes zur analo-gen Bildvorverarbeitung vorgestellt, der die eindeutige Kantenerkennung zweilagig-paralleler Widerstandsnetzwerke mit einer zusätzlichen Bildsegmentierung kombiniert. Die Kantener-kennung erfolgt zunächst durch die Feststellung der Nulldurchgänge im Differenzbild des zweilagigen Netzwerks. Eine zusätzliche Segmentierung erhält man, indem die binären Kan-tensignale nach Art eines Multiplexprinzips als neue Steuersignale auf die Horizontalwider-stände einer Netzwerklage rückkoppelt, um die Charakteristik von Resistive Fuses zu erzie-len. Die Vertikalwiderstände des Widerstandnetzwerks werden durch linearisierte, zweistufige gegengekoppelte Differenzverstärker realisiert, die im Vergleich zu bestehenden Realisierungsmethoden einen Linearitätsgewinn von etwa 30 dB in der Total Harmonic Distortion aufweisen. Die Horiontalwiderstände werden durch einzelne MOS-Transistoren realisiert. Die Versorgung ihrer Gateanschlüsse erfolgt durch eine on-Chip implementierte Ladungspumpe, die Spannungen generiert, die über der Betriebsspannung VDD. liegen. Da-durch wird einerseits gewährleistet, daß die Transistoren bei minimaler physikalischer Di-mensionierung im linearen Bereich arbeiten und andererseits kann durch sie der Wider-standswert des Transistors selbst variiert werden. Weiterhin wird ein neuer Algorithmus zur Feststellung der Nulldurchgänge für die Kantenerkennung vorgestellt. Dieser wird mit Hilfe eines Gilbert-Multiplizierers mit nachgeschaltetem Stromkomparator implementiert und ermöglicht gegenüber dem konventionellen Verfahren eine Reduzierung des Hardwareauf-wands um etwa 33% in der Anzahl der Transistoren. Um zusätzlich die Empfindlichkeit bei der Kantenerkennung zu erhöhen, wird ein modifiziertes Chopper-Offsetkompensations-verfahren vorgestellt.